Métodos y sistemas para gestión de datos de memoria no volátil.
Un sistema, que comprende:
una primera matriz de memoria no volátil resistiva (300);
una segunda matriz de memoria no volátil basada en transistores (100); y
un controlador de memoria (510) configurado para:
leer bits de datos almacenados en la primera matriz de memoria no volátil resistiva (300);
escribir los bits de datos leídos de la primera matriz de memoria no volátil resistiva (300) y un bit indicador en la segunda matriz de memoria no volátil basada en transistores (100), indicando el bit indicador si bits de datos almacenados en la segunda matriz de memoria no volátil basada en transistores (100) son válidos; determinar si el bit indicador es válido en respuesta a un encendido del sistema después de un evento de alta temperatura, una orden recibida después de un evento de alta temperatura, un número predeterminado de encendidos o un encendido u orden recibida después de cada uno de un número predeterminado de eventos de alta temperatura; y
escribir los bits de datos almacenados en la segunda matriz de memoria no volátil basada en transistores (100) en la primera matriz de memoria no volátil resistiva (300) cuando el bit indicador es válido;
en el que la primera matriz de memoria no volátil resistiva (300) se configura adicionalmente para almacenar bits de anticipación, y los bits de anticipación sirven como indicadores de corrupción de datos o deriva sistemática de la primera matriz de memoria no volátil resistiva (300) y un número total de los bits de anticipación es menor que un número total de los bits de datos; y en el que el controlador de memoria (510) se configura adicionalmente para:
determinar un número de bits defectuosos entre los bits de anticipación en respuesta a un encendido del sistema después de un evento de alta temperatura, una orden recibida después de un evento de alta temperatura, un número predeterminado de encendidos o un número predeterminado de órdenes recibidas; comparar el número de bits defectuosos de anticipación con un número umbral de bits defectuosos de anticipación; y
escribir los bits de datos almacenados en la segunda matriz de memoria no volátil basada en transistores (100) en la primera matriz de memoria no volátil resistiva (300) cuando el número de bits defectuosos de anticipación iguala o excede el número umbral de bits defectuosos de anticipación.
Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E16152561.
Solicitante: Winbond Electronics Corp.
Nacionalidad solicitante: Taiwan, Provincia de China.
Dirección: No. 8 Keya 1st Rd., Daya District, Central Taiwan Science Park Taichung City, Taiwan TAIWAN.
Inventor/es: LIEN,CHUEN-DER, SHIEH,MING-HUEI, LIN,CHI-SHUN.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G11C11/00 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad).
- G11C11/16 G11C […] › G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad). › que utilizan elementos en los que el efecto de almacenamiento está basado en el efecto de spin magnético.
- G11C13/00 G11C […] › Memorias digitales caracterizadas por la utilización de elementos de almacenamiento no cubiertos por los grupos G11C 11/00, G11C 23/00, ó G11C 25/00.
- G11C29/52 G11C […] › G11C 29/00 Verificación del funcionamiento correcto de memorias; Ensayo de memorias durante su funcionamiento fuera de línea (offline")o en espera ("standby"). › Protección de los contenidos de la memoria; Detección de errores en los contenidos de la memoria.
- G11C5/14 G11C […] › G11C 5/00 Detalles de memorias cubiertos por el grupo G11C 11/00. › Disposiciones para la alimentación.
- G11C7/04 G11C […] › G11C 7/00 Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › con medios para evitar perturbaciones debidas a efectos térmicos.
- G11C7/20 G11C 7/00 […] › Circuitos de inicialización de celdas de memoria, p. ej. al activar o desactivar, borrado de memoria, memoria de imagen latente.
PDF original: ES-2719675_T3.pdf
Patentes similares o relacionadas:
Métodos y sistemas para detectar y corregir errores en una memoria no volátil, del 30 de Enero de 2019, de Winbond Electronics Corp: Un sistema de memoria, que comprende: una matriz de memoria no volátil resistiva configurada para almacenar datos, bits de anticipación y bits de […]
Dispositivo de memoria híbrida con una única interfaz, del 23 de Enero de 2019, de Microsoft Technology Licensing, LLC: Un procedimiento que comprende: recibir, en un controlador , órdenes, direcciones y datos en un dispositivo de memoria mediante una interfaz definida asociada […]
NANOCAPSULAS QUE CONTIENEN PARTICULAS CARGADAS, SUS USOS Y PROCEDIMIENTOS DE PREPARACION DE LAS MISMAS., del 1 de Febrero de 2007, de BOARD OF TRUSTEES OPERATING MICHIGAN STATE UNIVERSITY: Un nanomecanismo para su uso en un elemento de memoria a nanoescala que comprende: a) un primer elemento en forma nanoconjunto que tiene una cavidad […]
DISPOSITIVO PERSONAL DE ALMACENAJE DE INFORMACION CLINICA., del 16 de Julio de 2005, de TENLLADO GALINDO,JOSE DOMINGO: 1. Dispositivo personal de almacenaje de información clínica, que teniendo como finalidad almacenar en el mismo el historial clínico del usuario del dispositivo, con directo […]
SISTEMA PARA ASISTIR A UN USUARIO EN UN AUTOTRATAMIENTO MEDICO, EL CUAL COMPRENDE UNA PLURALIDAD DE ACCIONES., del 1 de Marzo de 2005, de NOVO NORDISK A/S: Sistema informático que tiene unos medios para ejecutar un programa, en el que, cuando el programa es ejecutado, hace que el ordenador ejecute un método que comprende las […]
CHIP DE MEMORIA DE SEMICONDUCTORES., del 16 de Noviembre de 2003, de GIESECKE & DEVRIENT GMBH: Módulo de chips de memoria de semiconductores, que tiene un primer chip de memoria de un primer tipo, un segundo chip de memoria de un segundo tipo, […]
UNA UNIDAD DE MEMORIA SEMICONDUCTORA NO VOLATIL, DE APLICACION A CIRCUITOS ELECTRONICOS., del 16 de Noviembre de 1986, de HUGHES AIRCRAFT COMPANY: UNIDAD DE MEMORIA SEMICONDUCTORA NO VOLATIL. SE TRATA DE UN CIRCUITO DE RETENCION BIESTABLE, QUE PUEDE PROGRAMARSE ELECTRICAMENTE PARA SER ESTABLE EN UNO DE SUS DOS ESTADOS […]
MÉTODO PARA REDUCIR LA DESCARGA ELECTROESTÁTICA (ESD) DE CONDUCTORES EN AISLANTES, del 10 de Junio de 2011, de JDS UNIPHASE CORPORATION: Una tarjeta de plástico que comprende: un vehículo no conductor de plástico y una banda magnética holográfica , en el vehículo no conductor de […]