Dispositivo de memoria híbrida con una única interfaz.

Un procedimiento que comprende:

recibir, en un controlador (208),

órdenes, direcciones y datos en un dispositivo (202) de memoria mediante una interfaz definida asociada con el dispositivo (202) de memoria, comprendiendo el dispositivo de memoria un primer tipo de memoria y un segundo tipo de memoria, correspondiéndose la interfaz definida con el primer tipo de memoria (204), de forma que el dispositivo (202) de memoria opere con el protocolo de acceso del primer tipo de memoria (204) tanto para el primer tipo de memoria (204) como para el segundo tipo de memoria (206); y

determinar en el controlador (208) si la información recibida en el dispositivo (202) de memoria se corresponde con el segundo tipo de memoria (206) asociado con el dispositivo (202) de memoria, y si es así, producir señales al segundo tipo de memoria (206) para comunicar al menos una orden al segundo tipo de memoria (206) y/o para realizar al menos una operación de entrada/salida (I/O) de datos en el segundo tipo de memoria (206), en el que el primer tipo de memoria comprende una memoria volátil (204), y el segundo tipo de memoria comprende una memoria no volátil (206),

caracterizado porque algunas de las direcciones del dispositivo (202) de memoria en un intervalo referenciable de direcciones se corresponden con el primer tipo de memoria (204), y ciertas direcciones del dispositivo (202) de memoria en el intervalo referenciable de direcciones están asociadas con el segundo tipo de memoria (206), en el que la determinación en el controlador (208) de si la información de órdenes y direcciones recibidas en el dispositivo (202) de memoria se corresponde con el segundo tipo de memoria (206) está basada en si las direcciones recibidas están asociadas con el segundo tipo de memoria (206).

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2007/013127.

Solicitante: Microsoft Technology Licensing, LLC.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: ONE MICROSOFT WAY REDMOND, WA 98052 ESTADOS UNIDOS DE AMERICA.

Inventor/es: PANABAKER,RUSTON, CREASY,JACK.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F12/06 FISICA.G06 CALCULO; CONTEO.G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Direccionamiento de un bloque físico de posiciones, p. ej. por dirección de base, direccionamiento de módulos, extensión del espacio de direcciones, dedicación de memoria (G06F 12/08 tiene prioridad).
  • G11C11/00 G […] › G11 REGISTRO DE LA INFORMACION.G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad).
  • G11C7/10 G11C […] › G11C 7/00 Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Disposiciones de interfaz para entrada/salida [I/O] de datos, p. ej. circuitos de control de entrada/salida [I/O] de datos, memorias intermedias de entrada/salida [I/O] de datos.
  • G11C8/12 G11C […] › G11C 8/00 Disposiciones para seleccionar una dirección en una memoria digital (circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Circuitos de selección de grupo, p. ej. para la selección de un bloque de memoria, la selección de un circuito integrado, la selección de una red de celdas.
  • H01L27/115 ELECTRICIDAD.H01 ELEMENTOS ELECTRICOS BASICOS.H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación). › H01L 27/00 Dispositivos que consisten en una pluralidad de componentes semiconductores o de otros componentes de estado sólido formados en o sobre un sustrato común (detalles H01L 23/00, H01L 29/00 - H01L 51/00; conjuntos que consisten en una pluralidad de dispositivos de estado sólido individuales H01L 25/00). › Memorias de solo lectura programables eléctricamente; Procedimientos de fabricación multi-etapa asociados.

PDF original: ES-2718463_T3.pdf

 

Patentes similares o relacionadas:

Método y aparato para un acceso a memoria basado en hilos en un procesador multihilo, del 11 de Septiembre de 2019, de QUALCOMM INCORPORATED: Método para acceder a una memoria por un procesador multihilo , comprendiendo el método: determinar un identificador de hilo asociado a un […]

Aparato de acceso a datos que usa un dispositivo de memoria, del 31 de Julio de 2019, de LSIS Co., Ltd: Un aparato de acceso a datos que utiliza un dispositivo de memoria para mapear direcciones, que comprende: un dispositivo de memoria de 8 bits que tiene una […]

Uso de compresión de memoria para reducir la carga de compromiso de memoria, del 6 de Mayo de 2019, de Microsoft Technology Licensing, LLC: Un método de reducir una cantidad de compromiso de memoria para un programa en un dispositivo de cálculo , comprendiendo el método: determinar […]

Controlador de acceso a memoria, sistemas y procedimientos para optimizar los tiempos de acceso a memoria, del 9 de Enero de 2019, de QUALCOMM INCORPORATED: Un controlador de memoria , que comprende: un controlador configurado para acceder al menos a una ubicación de memoria correspondiente […]

Método y aparato de extensión de particiones, del 20 de Diciembre de 2017, de HUAWEI TECHNOLOGIES CO., LTD.: Un método de extensión de particiones, que comprende: adquirir un valor medio de cantidades de particiones en todos los nodos […]

Procedimiento y dispositivo de instalación de una aplicación MIFARE en una memoria MIFARE, del 20 de Diciembre de 2017, de IDEMIA France: Procedimiento de instalación de la aplicación MIFARE en una memoria MIFARE , estando la aplicación MIFARE de acuerdo con la norma ISO 14443A y memorizada en un […]

Procesador digital de señales y método para direccionar una memoria en un procesador digital de señales, del 18 de Octubre de 2017, de MediaTek Sweden AB: Un procesador digital de señales que comprende al menos una unidad funcional, que puede ser una unidad de ejecución de vectores , o un acelerador, […]

Imagen de 'PROCEDIMIENTO DE IDENTIFICACIÓN DE LOS NODOS DE UNA RED INFORMATIVA…'PROCEDIMIENTO DE IDENTIFICACIÓN DE LOS NODOS DE UNA RED INFORMATIVA EN UNA INSTALACIÓN DE CLIMATIZACIÓN DE VEHÍCULO AUTOMÓVIL, del 1 de Junio de 2011, de VALEO SYSTEMES THERMIQUES: Procedimiento de identificación de nodos (N1, N2, N3,... Nn) de red informativa en una instalación de climatización que comprende una pluralidad […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .