CIP-2021 : G11C 7/04 : con medios para evitar perturbaciones debidas a efectos térmicos.

CIP-2021GG11G11CG11C 7/00G11C 7/04[1] › con medios para evitar perturbaciones debidas a efectos térmicos.

G FISICA.

G11 REGISTRO DE LA INFORMACION.

G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597).

G11C 7/00 Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193).

G11C 7/04 · con medios para evitar perturbaciones debidas a efectos térmicos.

CIP2021: Invenciones publicadas en esta sección.

Aparato de memoria resistiva y procedimiento de lectura asociado.

(28/02/2019) Un procedimiento de lectura de un aparato de memoria resistiva, que comprende: aplicar un impulso de lectura (VR) dos veces a una célula de memoria resistiva para obtener secuencialmente una primera resistencia (R1) de lectura y una segunda resistencia (R2) de lectura de la célula de memoria resistiva a diferentes temperaturas (T1, T2); determinar un estado (HRS, LRS) resistivo de la segunda resistencia (R2) de lectura de acuerdo con los valores de las resistencias (R1, R2) de lectura y los grados de las temperaturas (T1, T2) correspondientes a las resistencias (R1, R2) de lectura; y determinar un nivel lógico de datos almacenados de la célula de memoria resistiva de acuerdo con el estado resistivo (HRS, LRS) de la segunda resistencia (R2) de lectura, caracterizado…

Métodos y sistemas para gestión de datos de memoria no volátil.

(09/01/2019) Un sistema, que comprende: una primera matriz de memoria no volátil resistiva ; una segunda matriz de memoria no volátil basada en transistores ; y un controlador de memoria configurado para: leer bits de datos almacenados en la primera matriz de memoria no volátil resistiva ; escribir los bits de datos leídos de la primera matriz de memoria no volátil resistiva y un bit indicador en la segunda matriz de memoria no volátil basada en transistores , indicando el bit indicador si bits de datos almacenados en la segunda matriz de memoria no volátil basada en transistores son válidos; determinar si el bit indicador es válido en respuesta a un encendido del sistema después de un evento de alta temperatura,…

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .