Circuito de provisión de código de opción y procedimiento de provisión del mismo.

Un circuito (100, 200, 400) de provisión de código de opción, que comprende:



una pluralidad de células resistivas (111-11N, 211-21N, 411-41N) de memoria de acceso aleatorio; y

un controlador (120, 220, 420), acoplado con las células resistivas (111-11N, 211-21N, 411-41N) de memoria de acceso aleatorio, y que determina si hay que proporcionar, o no, una señal de control para realizar una operación de formación pesada en al menos una de las células resistivas (111-11N, 211-21N, 411-41N) de memoria de acceso aleatorio,

en el que el controlador (120, 220, 420) lleva a cabo una operación de lectura en las células resistivas (111-11N, 211-21N, 411-41N) de memoria de acceso aleatorio para determinar un número de bit de la célula resistiva de formación pesada de memoria de acceso aleatorio que es de formación pesada, y se determina un código de opción (OPC) por el número de bit de la célula resistiva de memoria de acceso aleatorio que es de formación pesada o un número de bit de al menos una célula resistiva de memoria de acceso aleatorio de formación no pesada,

caracterizado porque si el número de bit de la al menos una célula resistiva (111-11N, 211-21N, 411-41N) de memoria de acceso aleatorio de formación pesada es impar, el código de opción es un primer valor lógico, y si el número de bit de la al menos una célula resistiva (111-11N, 211-21N, 411-41N) de memoria de acceso aleatorio de formación pesada es par, el código de opción es un segundo valor lógico, siendo el primer valor lógico diferente del segundo valor lógico.

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E16181783.

Solicitante: Winbond Electronics Corp.

Nacionalidad solicitante: Taiwan, Provincia de China.

Dirección: No. 8 Keya 1st Rd., Daya District, Central Taiwan Science Park Taichung City, Taiwan TAIWAN.

Inventor/es: LIN,CHI-SHUN, CHAN,JOHNNY.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G11C13/00 SECCION G — FISICA.G11 REGISTRO DE LA INFORMACION.G11C MEMORIAS ESTATICAS (registro de la información basado en un movimiento relativo entre el soporte de registro y el transductor G11B; dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/115; técnica del impulso en general H03K, p. ej. conmutadores electrónicos H03K 17/00). › Memorias digitales caracterizadas por la utilización de elementos de almacenamiento no cubiertos por los grupos G11C 11/00, G11C 23/00, ó G11C 25/00.

PDF original: ES-2728519_T3.pdf

 

Patentes similares o relacionadas:

Sistema de memoria de múltiples flujos de instrucciones, del 6 de Mayo de 2020, de QUALCOMM INCORPORATED: Un dispositivo de memoria que comprende: un decodificador ; una pluralidad de células de memoria , en el que cada una de las células […]

Circuito de detección para RRAM, del 12 de Noviembre de 2019, de Winbond Electronics Corp: Un dispositivo de memoria de acceso aleatorio resistivo que comprende: una matriz de RRAM que comprende: una pluralidad de celdas […]

Aparato de memoria resistiva y procedimiento de lectura asociado, del 28 de Febrero de 2019, de Winbond Electronics Corp: Un procedimiento de lectura de un aparato de memoria resistiva, que comprende: aplicar un impulso de lectura (VR) dos veces a una célula […]

Celda de memoria y de memoria resistiva de la misma, del 13 de Febrero de 2019, de Winbond Electronics Corp: Una celda de memoria resistiva, que comprende: un primer conmutador (BSW1) de línea de bits, que tiene un primer terminal que recibe […]

Métodos y sistemas para detectar y corregir errores en una memoria no volátil, del 30 de Enero de 2019, de Winbond Electronics Corp: Un sistema de memoria, que comprende: una matriz de memoria no volátil resistiva configurada para almacenar datos, bits de anticipación y bits de […]

Métodos y sistemas para gestión de datos de memoria no volátil, del 9 de Enero de 2019, de Winbond Electronics Corp: Un sistema, que comprende: una primera matriz de memoria no volátil resistiva ; una segunda matriz de memoria no volátil basada en transistores […]

Método para formar un dispositivo de memoria, del 7 de Febrero de 2018, de Winbond Electronics Corp: Un método para formar un dispositivo de memoria, que comprende: formar una capa de conmutación-resistencia sobre un primer electrodo; formar un segundo electrodo […]

Imagen de 'MÉTODO PARA REDUCIR LA DESCARGA ELECTROESTÁTICA (ESD) DE CONDUCTORES…'MÉTODO PARA REDUCIR LA DESCARGA ELECTROESTÁTICA (ESD) DE CONDUCTORES EN AISLANTES, del 10 de Junio de 2011, de JDS UNIPHASE CORPORATION: Una tarjeta de plástico que comprende: un vehículo no conductor de plástico y una banda magnética holográfica , en el vehículo no conductor de […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .