Celda de memoria y de memoria resistiva de la misma.
Una celda (100) de memoria resistiva, que comprende:
un primer conmutador (BSW1) de línea de bits,
que tiene un primer terminal que recibe una señal (BL) de línea de bits, y controlado por una señal (BLS) de selección de la línea de bits para ser activado o desactivado;
una primera resistencia (R1), que tiene un primer terminal acoplado con un segundo terminal del primer conmutador (BSW1) de línea de bits;
un primer conmutador (WSW1) de línea de palabras, conectado entre un segundo terminal de la primera resistencia (R1) y una línea (SLO) de fuente en serie, y controlado por una señal (WLO) de línea de palabras para ser activado o desactivado;
un segundo conmutador (BSW2) de línea de bits, que tiene un primer terminal que recibe la señal (BL) de línea de bits, y controlado por la señal (BLS) de selección de la línea de bits para ser activado o desactivado;
una segunda resistencia (R2), que tiene un primer terminal acoplado con un segundo terminal del segundo conmutador (BSW2) de línea de bits; y
un segundo conmutador (WSW2) de línea de palabras, conectado entre un segundo terminal de la segunda resistencia (R2) y la línea (SLO) de fuente en serie, y controlado por la señal (WLO) de línea de palabras para ser activado o desactivado;
en la que cuando se programa la celda (100) de memoria resistiva, se programan simultáneamente las resistencias de las resistencias primera y segunda (R1, R2) con una impedancia elevada o se programan simultáneamente con una impedancia reducida.
Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E16161256.
Solicitante: Winbond Electronics Corp.
Nacionalidad solicitante: Taiwan, Provincia de China.
Dirección: No. 8 Keya 1st Rd., Daya District, Central Taiwan Science Park, Taichung City, Taiwan. TAIWAN.
Inventor/es: CHEN,CHIEN-LUNG.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G11C13/00 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › Memorias digitales caracterizadas por la utilización de elementos de almacenamiento no cubiertos por los grupos G11C 11/00, G11C 23/00, ó G11C 25/00.
PDF original: ES-2699907_T3.pdf
Patentes similares o relacionadas:
Sistema de memoria de múltiples flujos de instrucciones, del 6 de Mayo de 2020, de QUALCOMM INCORPORATED: Un dispositivo de memoria que comprende: un decodificador ; una pluralidad de células de memoria , en el que cada una de las células […]
Circuito de detección para RRAM, del 12 de Noviembre de 2019, de Winbond Electronics Corp: Un dispositivo de memoria de acceso aleatorio resistivo que comprende: una matriz de RRAM que comprende: una pluralidad de celdas […]
Circuito de provisión de código de opción y procedimiento de provisión del mismo, del 25 de Octubre de 2019, de Winbond Electronics Corp: Un circuito de provisión de código de opción, que comprende: una pluralidad de células resistivas (111-11N, 211-21N, 411-41N) de […]
Aparato de memoria resistiva y procedimiento de lectura asociado, del 28 de Febrero de 2019, de Winbond Electronics Corp: Un procedimiento de lectura de un aparato de memoria resistiva, que comprende: aplicar un impulso de lectura (VR) dos veces a una célula […]
Métodos y sistemas para detectar y corregir errores en una memoria no volátil, del 30 de Enero de 2019, de Winbond Electronics Corp: Un sistema de memoria, que comprende: una matriz de memoria no volátil resistiva configurada para almacenar datos, bits de anticipación y bits de […]
Métodos y sistemas para gestión de datos de memoria no volátil, del 9 de Enero de 2019, de Winbond Electronics Corp: Un sistema, que comprende: una primera matriz de memoria no volátil resistiva ; una segunda matriz de memoria no volátil basada en transistores […]
Método para formar un dispositivo de memoria, del 7 de Febrero de 2018, de Winbond Electronics Corp: Un método para formar un dispositivo de memoria, que comprende: formar una capa de conmutación-resistencia sobre un primer electrodo; formar un segundo electrodo […]
MÉTODO PARA REDUCIR LA DESCARGA ELECTROESTÁTICA (ESD) DE CONDUCTORES EN AISLANTES, del 10 de Junio de 2011, de JDS UNIPHASE CORPORATION: Una tarjeta de plástico que comprende: un vehículo no conductor de plástico y una banda magnética holográfica , en el vehículo no conductor de […]