Circuito de detección para RRAM.

Un dispositivo (200, 300) de memoria de acceso aleatorio resistivo que comprende:



una matriz (210, 310) de RRAM que comprende:

una pluralidad de celdas (211, 311) de RRAM acopladas a una línea de fuente (SL) en la que cada una de las celdas de RRAM se configura para almacenar un estado lógico y se puede seleccionar mediante una línea de bit correspondiente (BL) y una línea de palabra correspondiente (WL);

un controlador (240, 340) configurado para seleccionar una celda de RRAM seleccionada por una señal de línea de bit (SBL) y una línea de palabra seleccionada, en el que el controlador se configura para determinar el estado lógico almacenado en la celda de RRAM seleccionada de acuerdo con una señal de detección (SS, SCM), y en el que el controlador se configura para operar en una operación de reinicio, una operación de configuración, una operación de lectura inversa y una operación de lectura directa;

un decodificador (220, 320) de línea de bit configurado para acoplar una línea de bit de datos (DBL) a la línea de bit seleccionada de acuerdo con la señal de línea de bit; y

un circuito (250, 350, 400, 500) de detección acoplado a la línea de bit de datos y configurado para comparar una corriente de memoria (IM) que fluye a través la celda de RRAM seleccionada con una corriente de referencia (IREF) para generar la señal de detección, en la que el circuito de detección se configura para:

- bajar la corriente de memoria desde la línea de bit de datos cuando el controlador funciona en la operación de reinicio y la operación de lectura inversa,

- obtener la corriente de memoria a la línea de bit de datos cuando el controlador funciona en la operación de configuración y la operación de lectura directa,

en el que el dispositivo de memoria de acceso aleatorio resistivo se configura de tal manera que, cuando el controlador funciona en la operación de lectura inversa, la corriente de memoria fluye desde la línea de fuente hasta la línea de bit seleccionada, y cuando el controlador funciona en la operación de lectura directa, la corriente de memoria fluye desde la línea de bit seleccionada hasta la línea de fuente en la que el circuito de detección comprende:

un primer espejo (410, 510) de corriente configurado para copiar la corriente de referencia de un primer nodo (N1) con una primera relación de transferencia a un segundo nodo (N2);

un primer interruptor (420, 520) configurado para acoplar el segundo nodo a la línea de bit de datos mediante una primera señal de operación (SO1) generada por el controlador

caracterizado porque el circuito de detección comprende adicionalmente

un segundo espejo (440, 540) de corriente configurado para copiar la corriente de memoria de la línea de bit de datos con una segunda relación de transferencia al segundo nodo;

un segundo interruptor (430, 530) configurado para acoplar el segundo espejo de corriente a la línea de bit de datos mediante una segunda señal de operación (SO2) generada mediante el controlador, el controlador y el primer y segundo interruptores que se configuran de tal manera que el primer interruptor está ENCENDIDO y el segundo interruptor está APAGADO cuando el controlador funciona en la operación de configuración y la operación de lectura directa, y el primer interruptor está APAGADO y el segundo interruptor está ENCENDIDO cuando el controlador funciona en la operación de reinicio y la operación de lectura inversa; y

y un comparador (450, 550) que compara un primer voltaje del primer nodo con un segundo voltaje del segundo nodo para generar la señal de detección.

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E15202605.

Solicitante: Winbond Electronics Corp.

Nacionalidad solicitante: Taiwan, Provincia de China.

Dirección: No. 8 Keya 1st Rd., Daya District, Central Taiwan Science Park Taichung City, Taiwan TAIWAN.

Inventor/es: HUANG,KOYING.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G11C13/00 SECCION G — FISICA.G11 REGISTRO DE LA INFORMACION.G11C MEMORIAS ESTATICAS (registro de la información basado en un movimiento relativo entre el soporte de registro y el transductor G11B; dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/115; técnica del impulso en general H03K, p. ej. conmutadores electrónicos H03K 17/00). › Memorias digitales caracterizadas por la utilización de elementos de almacenamiento no cubiertos por los grupos G11C 11/00, G11C 23/00, ó G11C 25/00.
  • G11C7/06 G11C […] › G11C 7/00 Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Amplificadores para lectura; Circuitos asociados (amplificadores en sí H03F, H03K).
  • G11C7/08 G11C 7/00 […] › Control de los mismos.

PDF original: ES-2730746_T3.pdf

 

Patentes similares o relacionadas:

Dispositivos de memoria y procedimientos de operación de los mismos, del 4 de Diciembre de 2019, de Winbond Electronics Corp: Un dispositivo de memoria, siendo el dispositivo de memoria una memoria dinámica de acceso aleatorio, DRAM, y que […]

Dispositivo de memoria para aplicaciones de memoria resistiva, del 30 de Septiembre de 2013, de QUALCOMM INCORPORATED: Un dispositivo de memoria que comprende: una célula de memoria que incluye un elemento de memoria resistivaacoplado a un transistor […]

DISPOSITIVO SENSOR PARA MEMORIA DE MATRIZ PASIVA Y METODO DE LECTURA CORRESPONDIENTE., del 1 de Mayo de 2006, de THIN FILM ELECTRONICS ASA: Un dispositivo sensor para leer datos almacenados en una memoria de matriz pasiva consistente en celdas de memoria en forma de condensadores ferroeléctricos, en el […]

MEMORIA INTEGRADA QUE COMPRENDE UN AMPLIFICADOR DE DETECCION., del 1 de Diciembre de 1995, de PHILIPS ELECTRONICS N.V.: UNA MEMORIA INTEGRADA QUE COMPRENDE UN AMPLIFICADOR DE DETECCION QUE TIENE UN EFECTO DE ECUALIZACION SOBRE LOS VOLTAJES EN LAS ENTRADAS […]

RED DE COMPUTACION ALTAMENTE PARALELA CON VELOCIDAD DE RESPUESTA NORMALIZADA., del 16 de Diciembre de 1993, de AMERICAN TELEPHONE AND TELEGRAPH COMPANY: EN REDES COMPUTACIONALES ALTAMENTE PARALELAS SE OBTIENEN SUPERIORES RENDIMIENTOS ECUALIZANDO LAS CONSTANTES DE TIEMPO DE LOS AMPLIFICADORES. […]

AMPLIFICADOR DE SENTIDO DE DOBLE FASE PARA MEMORIAS DE ACCESO ALEATORIAS., del 1 de Diciembre de 1991, de INTERNATIONAL BUSINESS MACHINES CORPORATION: EN COMBINACION CON UNA MEMORIA ELECTRONICA DEL TIPO QUE TIENE UNA PLURALIDAD DE ACUMULADORES DE MEMORIA (CA, ... CN) CONECTADO ENTRE DOS LINEAS DE BIT (BLT, BLC) QUE TIENEN […]

PERFECCIONAMIENTOS INTRODUCIDOS EN UN PREAMPLIFICADOR PARA DETECCION DE SEÑALES., del 16 de Enero de 1978, de INTERNATIONAL BUSINES MACHINES CORPORATION.: Perfeccionamientos introducidos en un preamplificador para detección de señales que comprende primeros y segundos dispositivos accionables por transferencia de carga, […]

Sistema de memoria de múltiples flujos de instrucciones, del 6 de Mayo de 2020, de QUALCOMM INCORPORATED: Un dispositivo de memoria que comprende: un decodificador ; una pluralidad de células de memoria , en el que cada una de las células […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .