Sistema de memoria de múltiples flujos de instrucciones.
Un dispositivo de memoria (101) que comprende:
un decodificador (202);
una pluralidad de células de memoria (106), en el que cada una de las células de memoria comprende:
un primer elemento de memoria no volátil correspondiente (108) que incluye un primer elemento de memoria resistivo correspondiente (110) y asociado con un primer hilo; y
un segundo elemento de memoria no volátil correspondiente (112) que incluye un segundo elemento de memoria resistivo correspondiente (114) y asociado con un segundo hilo,
en el que cada uno del primer elemento de memoria no volátil (108) y el segundo elemento de memoria no volátil (112) es un elemento de memoria multipuerto, y
en el que el decodificador está configurado para recibir, para cada puerto (P0, P1) de los elementos de memoria multipuerto, una entrada de dirección de puerto (240, 241) respectiva para seleccionar una correspondiente de las células de memoria a las que se accederá con dicho puerto y para recibir una entrada de selección de hilo (250); en el que
si la entrada de selección de hilo (250) está en un nivel bajo, el decodificador (202) está configurado para, para cada puerto de los elementos de memoria multipuerto, seleccionar el primer elemento de memoria no volátil (108) de dicha célula de memoria correspondiente seleccionada a la que se accederá con dicho puerto, y
si la entrada de selección de hilo (250) está en un nivel alto, el decodificador (202) está configurado para, para cada puerto de los elementos de memoria con múltiples puertos, seleccionar el segundo elemento de memoria no volátil (112) de dicha célula de memoria correspondiente seleccionada para acceder con dicho puerto.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2011/029477.
Solicitante: QUALCOMM INCORPORATED.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: Attn: International IP Administration 5775 Morehouse Drive San Diego, CA 92121 ESTADOS UNIDOS DE AMERICA.
Inventor/es: KIM,JUNG PILL, RAO,HARI M, HAGHIGHI,SIAMACK.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G11C11/16 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad). › que utilizan elementos en los que el efecto de almacenamiento está basado en el efecto de spin magnético.
- G11C13/00 G11C […] › Memorias digitales caracterizadas por la utilización de elementos de almacenamiento no cubiertos por los grupos G11C 11/00, G11C 23/00, ó G11C 25/00.
- G11C8/08 G11C […] › G11C 8/00 Disposiciones para seleccionar una dirección en una memoria digital (circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Circuitos de control de líneas de palabras, p. ej. circuitos de excitación, de potencia, de arrastre hacía arriba (pull-up), de empuje hacía abajo (pull-down), circuitos de precarga, circuitos de igualación, para líneas de palabras.
- G11C8/16 G11C 8/00 […] › Red de memoria de acceso múltiple, p. ej. direccionamiento de un elemento de almacenamiento mediante al menos dos grupos de líneas de direccionamiento independientes.
PDF original: ES-2810100_T3.pdf
Patentes similares o relacionadas:
Sistema y procedimiento para reducir el esfuerzo de tensión de programación en dispositivos de celdas de memoria, del 8 de Enero de 2020, de QUALCOMM INCORPORATED: Una memoria OTP programable una vez , que comprende: una primera línea de palabra global (GWL1); un primer conjunto de líneas […]
Esquema de doble alimentación en el circuito de memoria, del 1 de Marzo de 2019, de QUALCOMM INCORPORATED: Un dispositivo de memoria de semiconductor de doble voltaje que comprende: una pluralidad de controladores de escritura (105a-c) que reciben señales de entrada de datos de […]
Sistema y procedimiento de operación de un dispositivo de memoria, del 13 de Mayo de 2015, de QUALCOMM INCORPORATED: Un aparato que comprende: una célula bit acoplada a una primera línea de bit , a una segunda línea de bit , y a una línea de palabra (106, […]
Esquema de distribución con umbral multinivel flash, del 8 de Enero de 2014, de MOSAID TECHNOLOGIES INCORPORATED: Un dispositivo de memoria que comprende: Un arreglo de memoria que tiene celdas de memoria dispuestas en filas y columnas caracterizadas porque: cada celda de memoria […]
Esquema de distribución de umbral de Flash multi-nivel, del 29 de Mayo de 2013, de MOSAID TECHNOLOGIES INCORPORATED: Un dispositivo de memoria Flash NAND que comprende: una matriz de memoria que tiene bloques de celdas de memoria dispuestas como cadenas de celdas NANDdonde […]
Circuito integrado con tensión de alimentación independiente para la memoria que es diferente de la tensión de alimentación del circuito lógico, del 23 de Abril de 2013, de APPLE INC.: Un circuito integrado que comprende: al menos un circuito lógico alimentado por una primera tensión de alimentación; y al menos un circuito de memoria […]
CIRCUITO INTEGRADO CON TENSIÓN DE ALIMENTACIÓN INDEPENDIENTE PARA LA MEMORIA QUE ES DIFERENTE DE LA TENSIÓN DE ALIMENTACIÓN DEL CIRCUITO LÓGICO, del 14 de Diciembre de 2011, de APPLE INC.: Un circuito integrado , que comprende: por lo menos un circuito lógico alimentado por una primera tensión de alimentación (VL) recibida en una primer5 a entrada al circuito […]
LECTURA NO DESTRUCTIVA., del 16 de Marzo de 2007, de THIN FILM ELECTRONICS ASA: Un procedimiento para determinar un estado lógico de células de memoria seleccionadas, proporcionadas en un dispositivo pasivo de almacenamiento de datos, matricialmente […]