Dispositivo de memoria con modo de prueba segura.
Un método que comprende:
en un dispositivo (24) de memoria que comprende una memoria (40) y un controlador (32) de memoria que opera en un modo de prueba,
el controlador (32) de memoria recibe un vector de datos de prueba para ser escrito en la memoria (40); escribir el vector de datos de prueba en la memoria (40) solo si el vector de datos de prueba pertenece a un conjunto predefinido de vectores de datos de prueba almacenados en el controlador (32) de memoria; y
si el vector de datos de prueba no pertenece al conjunto predefinido de vectores de datos de prueba, convirtiendo por el controlador (32) de memoria el vector de datos de prueba recibido a uno de los vectores de datos de prueba del conjunto predefinido de vectores de datos de prueba, y escribiendo por el controlador (32) de memoria el vector de datos de prueba convertido a la memoria (40).
Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E14168529.
Solicitante: Winbond Electronics Corp.
Nacionalidad solicitante: Taiwan, Provincia de China.
Dirección: No. 8 Keya 1st Rd., Daya District, Central Taiwan Science Park, Taichung City, Taiwan. TAIWAN.
Inventor/es: KALUZHNY,URI, TASHER,NIR, WEISER,TSACHI, TEPER,VALERY.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G06F12/14 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Protección contra la utilización no autorizada de la memoria.
- G06F21/79 G06F […] › G06F 21/00 Disposiciones de seguridad para la protección de computadores, sus componentes, programas o datos contra actividades no autorizadas. › en medios de almacenamiento de semiconductores, p. ej.: en memorias de dirección directa.
- G11C16/22 G […] › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 16/00 Memorias de sólo lectura programables y borrables (G11C 14/00 tiene prioridad). › Circuitos de seguridad o de protección para impedir el acceso no autorizado o accidental a las celdas de memoria.
- G11C29/12 G11C […] › G11C 29/00 Verificación del funcionamiento correcto de memorias; Ensayo de memorias durante su funcionamiento fuera de línea (offline")o en espera ("standby"). › Disposiciones integradas ("built in") para el ensayo, p. ej. autoensayo integrado [BIST].
- G11C29/44 G11C 29/00 […] › Indicación o identificación de errores, p. ej. para la reparación.
- G11C7/24 G11C […] › G11C 7/00 Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Circuitos de protección o de seguridad para celdas de memoria, p. ej. disposiciones para impedir la lectura o la escritura involuntaria; Celdas de estado; Celdas de prueba.
PDF original: ES-2683998_T3.pdf
Patentes similares o relacionadas:
Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]
Procedimiento de control sistemático de direcciones de zonas de memoria en el marco de una transferencia por acceso directo, del 1 de Abril de 2020, de THALES: Procedimiento de control sistemático por un dispositivo de control de al menos un mensaje de configuración de transferencia, siendo el mensaje de configuración […]
Servidor de seguridad de soporte lógico, del 19 de Febrero de 2020, de Idemia Identity & Security France: Procedimiento de verificación de ejecución de applets (AA1, AB1) desarrolladas en un lenguaje orientado objeto y compiladas en código intermedio, siendo el procedimiento […]
Múltiples conjuntos de campos de atributos dentro de una única entrada de tabla de páginas, del 25 de Septiembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento que comprende: traducir , por una primera unidad de procesamiento , una dirección de memoria virtual a una […]
Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, del 14 de Agosto de 2019, de SIEMENS AKTIENGESELLSCHAFT: Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, archivándose una copia de los datos relevantes para la seguridad […]
Archivo seguro, del 7 de Agosto de 2019, de Waterfall Security Solutions Ltd: Aparato de almacenamiento, que comprende: una memoria ; un procesador de encriptado , que está configurado para recibir y encriptar datos transmitidos desde uno […]
Sistemas y métodos para proporcionar como salida un resultado de una instrucción de procesador vigente tras su salida de una máquina virtual, del 3 de Abril de 2019, de Bitdefender IPR Management Ltd: Un sistema anfitrión que comprende al menos un procesador hardware configurado para ejecutar una máquina virtual y un programa de seguridad informática, en donde el al menos […]
Sistema y método para la gestión distribuida de ordenadores compartidos, del 20 de Febrero de 2019, de Zhigu Holdings Limited: Método para operar una arquitectura de gestión informática de múltiples niveles, teniendo dicho método los siguientes pasos: operar un ordenador […]