Procedimiento para proteger datos relevantes para la seguridad en una memoria caché.
Procedimiento (200) para proteger datos relevantes para la seguridad en una memoria caché,
archivándose una copia de los datos relevantes para la seguridad de una memoria general en la memoria caché, que presenta:
- fijación (210) de parámetros de ofuscación;
- determinación (220) de una primera dirección de bloque caché (112) de una dirección de memoria (110) de la memoria general, en la que están archivados los datos relevantes para la seguridad (133);
- generación (230) de una primera dirección de bloque caché modificada (431) para un primer bloque caché (430) con una función de generación, utilizando el parámetro de ofuscación y la primera dirección de bloque caché (112) y
- memorización (240) de la copia de los datos relevantes para la seguridad (132) utilizando la primera dirección de bloque caché modificada (431) en una primera línea caché (131) del primer bloque caché (430) y
en el que los parámetros de ofuscación se modifican mediante una solicitud de interrupción.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/EP2016/056188.
Solicitante: SIEMENS AKTIENGESELLSCHAFT.
Nacionalidad solicitante: Alemania.
Dirección: Werner-von-Siemens-Straße 1 80333 München ALEMANIA.
Inventor/es: HEINTEL, MARKUS, ASCHAUER,HANS.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G06F12/14 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Protección contra la utilización no autorizada de la memoria.
- G06F21/60 G06F […] › G06F 21/00 Disposiciones de seguridad para la protección de computadores, sus componentes, programas o datos contra actividades no autorizadas. › Protección de datos.
- G06F21/75 G06F 21/00 […] › mediante la inhibición de la circuitería de análisis o operación, p. ej.:, para contrarrestar la ingeniería inversa.
PDF original: ES-2754266_T3.pdf
Patentes similares o relacionadas:
Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]
Procedimiento de control sistemático de direcciones de zonas de memoria en el marco de una transferencia por acceso directo, del 1 de Abril de 2020, de THALES: Procedimiento de control sistemático por un dispositivo de control de al menos un mensaje de configuración de transferencia, siendo el mensaje de configuración […]
Servidor de seguridad de soporte lógico, del 19 de Febrero de 2020, de Idemia Identity & Security France: Procedimiento de verificación de ejecución de applets (AA1, AB1) desarrolladas en un lenguaje orientado objeto y compiladas en código intermedio, siendo el procedimiento […]
Múltiples conjuntos de campos de atributos dentro de una única entrada de tabla de páginas, del 25 de Septiembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento que comprende: traducir , por una primera unidad de procesamiento , una dirección de memoria virtual a una […]
Archivo seguro, del 7 de Agosto de 2019, de Waterfall Security Solutions Ltd: Aparato de almacenamiento, que comprende: una memoria ; un procesador de encriptado , que está configurado para recibir y encriptar datos transmitidos desde uno […]
Sistemas y métodos para proporcionar como salida un resultado de una instrucción de procesador vigente tras su salida de una máquina virtual, del 3 de Abril de 2019, de Bitdefender IPR Management Ltd: Un sistema anfitrión que comprende al menos un procesador hardware configurado para ejecutar una máquina virtual y un programa de seguridad informática, en donde el al menos […]
Sistema y método para la gestión distribuida de ordenadores compartidos, del 20 de Febrero de 2019, de Zhigu Holdings Limited: Método para operar una arquitectura de gestión informática de múltiples niveles, teniendo dicho método los siguientes pasos: operar un ordenador […]
PROCESADOR DE SEGURIDAD, UN PROCEDIMIENTO Y UN SOPORTE DE GRABACIÓN PARA CONFIGURAR EL COMPORTAMIENTO DE ESTE PROCESADOR, del 10 de Agosto de 2011, de VIACCESS: Procesador de seguridad para un decodificador adecuado para recibir una señal multimedia codificada con la ayuda de una palabra de control, siendo […]