Múltiples conjuntos de campos de atributos dentro de una única entrada de tabla de páginas.

Un procedimiento que comprende:

traducir (410), por una primera unidad de procesamiento (110,

210), una dirección de memoria virtual a una dirección de memoria física usando una tabla de páginas común (232, 332) almacenada en una memoria (230), en el que la primera unidad de procesamiento comprende un unidad central de procesamiento (CPU);

acceder (420), por la primera unidad de procesamiento, a un fragmento de memoria (334A-N) identificado por la dirección de memoria física;

traducir (430), por una segunda unidad de procesamiento (120, 220), la dirección de memoria virtual a la dirección de memoria física usando la tabla de páginas común almacenada en la memoria, en el que la segunda unidad de procesamiento comprende una unidad de procesamiento de gráficos (GPU);

acceder (440), por la segunda unidad de procesamiento, al fragmento de memoria identificado por la dirección de memoria física;

traducir, por una tercera unidad de procesamiento (240), una segunda dirección de memoria virtual a una dirección de memoria física usando la tabla de páginas común almacenada en la memoria;

acceder, por la tercera unidad de procesamiento, a un fragmento de memoria identificado por la dirección de memoria física;

en el que la tabla de páginas común es común a la primera unidad de procesamiento, la segunda unidad de procesamiento y la tercera unidad de procesamiento,

en el que la primera unidad de procesamiento comprende una primera unidad de gestión de memoria, MMU, y en el que la primera MMU está configurada para acceder a la tabla de páginas común,

en el que la segunda unidad de procesamiento y la tercera unidad de procesamiento comparten una MMU de entrada/salida, IOMMU, y en el que la IOMMU está configurada para acceder a la tabla de páginas común,

en el que la tabla de páginas común almacena mapeo de direcciones de memoria virtual a direcciones de memoria física para fragmentos de memoria a los que accede un trabajo de una aplicación,

en el que la tabla de páginas común comprende una entrada de página que usan la primera unidad de procesamiento (110, 210) y la segunda unidad de procesamiento (120, 220) y la tercera unidad de procesamiento para acceder al fragmento de memoria (334A-N),

en el que la entrada de página comprende un primer conjunto de bits de atributo (352A-N) que define la accesibilidad del fragmento de memoria por la primera unidad de procesamiento, un segundo conjunto de bits de atributo (354A-N) que define la accesibilidad del mismo fragmento de memoria por la segunda unidad de procesamiento, un tercer conjunto de bits de atributo (356A-N) que define la accesibilidad del mismo fragmento de memoria por la tercera unidad de procesamiento, y bits de dirección física (358A-N) que definen una dirección física del fragmento de memoria,

en el que la accesibilidad del fragmento de memoria por la primera unidad de procesamiento, como se define por el primer conjunto de bits de atributo, es diferente a la accesibilidad del fragmento de memoria por la segunda unidad de procesamiento, como se define por el segundo conjunto de bits de atributo, y

en el que, en base al primer conjunto de atributos, la primera unidad de procesamiento tiene acceso de lectura y acceso de escritura al fragmento de memoria, y en el que, en base al segundo conjunto de atributos, la segunda unidad de procesamiento tiene acceso de solo lectura al fragmento de memoria.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2013/051069.

Solicitante: QUALCOMM INCORPORATED.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 5775 MOREHOUSE DRIVE SAN DIEGO, CA 92121-1714 ESTADOS UNIDOS DE AMERICA.

Inventor/es: SARTORIUS,THOMAS ANDREW, SHARP,COLIN CHRISTOPHER.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F12/10 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (registro de la información en general G11). › Traducción de direcciones.
  • G06F12/1009
  • G06F12/14 G06F 12/00 […] › Protección contra la utilización no autorizada de la memoria.

PDF original: ES-2763545_T3.pdf

 

Patentes similares o relacionadas:

Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]

Procedimiento de control sistemático de direcciones de zonas de memoria en el marco de una transferencia por acceso directo, del 1 de Abril de 2020, de THALES: Procedimiento de control sistemático por un dispositivo de control de al menos un mensaje de configuración de transferencia, siendo el mensaje de configuración […]

Servidor de seguridad de soporte lógico, del 19 de Febrero de 2020, de Idemia Identity & Security France: Procedimiento de verificación de ejecución de applets (AA1, AB1) desarrolladas en un lenguaje orientado objeto y compiladas en código intermedio, siendo el procedimiento […]

Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, del 14 de Agosto de 2019, de SIEMENS AKTIENGESELLSCHAFT: Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, archivándose una copia de los datos relevantes para la seguridad […]

Archivo seguro, del 7 de Agosto de 2019, de Waterfall Security Solutions Ltd: Aparato de almacenamiento, que comprende: una memoria ; un procesador de encriptado , que está configurado para recibir y encriptar datos transmitidos desde uno […]

Sistemas y métodos para proporcionar como salida un resultado de una instrucción de procesador vigente tras su salida de una máquina virtual, del 3 de Abril de 2019, de Bitdefender IPR Management Ltd: Un sistema anfitrión que comprende al menos un procesador hardware configurado para ejecutar una máquina virtual y un programa de seguridad informática, en donde el al menos […]

Sistema y método para la gestión distribuida de ordenadores compartidos, del 20 de Febrero de 2019, de Zhigu Holdings Limited: Método para operar una arquitectura de gestión informática de múltiples niveles, teniendo dicho método los siguientes pasos: operar un ordenador […]

PROCESADOR DE SEGURIDAD, UN PROCEDIMIENTO Y UN SOPORTE DE GRABACIÓN PARA CONFIGURAR EL COMPORTAMIENTO DE ESTE PROCESADOR, del 10 de Agosto de 2011, de VIACCESS: Procesador de seguridad para un decodificador adecuado para recibir una señal multimedia codificada con la ayuda de una palabra de control, siendo […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .