Servidor de seguridad de soporte lógico.

Procedimiento de verificación de ejecución de applets (AA1, AB1) desarrolladas en un lenguaje orientado objeto y compiladas en código intermedio,

siendo el procedimiento aplicado por un servidor de seguridad de soporte lógico (FW) de un sistema de explotación instalado en un componente electrónico de tipo iUICC o en una tarjeta electrónica de tipo eUICC, teniendo el sistema de explotación un interpretador (JCVM) que es un soporte lógico que interpreta y ejecuta el código intermedio de las applets (AA1, AB1), estando cada applet (AA1, AB1) asociada a un único contexto (CA1, CB1, JB), estando cada contexto (CA1, CB1, JB) asociado a una o varias applets, estando cada contexto (CA1, CB1, JB) asociado a un único perfil de utilización (PA, PB) entre varios perfiles de utilización, estando cada perfil de utilización (PA, PB) asociado a uno o varios contextos (CA1, CB1, JB), y, cuando el servidor de seguridad de soporte lógico (FW) es informado por el interpretador (JCVM) de un acceso a un dato estático desde una primera applet (AB1) hacia una segunda applet (AB3, AA1), el servidor de seguridad de soporte lógico (FW) efectúa las siguientes etapas:

- determinar (502, 552) un perfil fuente del acceso al dato estático, que es el perfil asociado al contexto al que está asociada la primera applet (AB1);

- determinar (503, 553) un perfil destinatario del acceso al dato estático, que es el perfil asociado al contexto al que está asociada la segunda applet (AB3, AA1);

- verificar (504, 554) si el perfil fuente del acceso es idéntico al perfil destinatario del acceso al dato estático;

- cuando el perfil fuente del acceso al dato estático no es idéntico al perfil destinatario del acceso al dato estático, rechazar (505, 561) el acceso al dato estático; y

- cuando el perfil fuente del acceso al dato estático es idéntico al perfil destinatario del acceso al dato estático, aplicar (506, 556) las reglas de verificación de acceso entre contextos.

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E18183311.

Solicitante: Idemia Identity & Security France.

Nacionalidad solicitante: Francia.

Dirección: 2, Place Samuel de Champlain 92400 Courbevoie FRANCIA.

Inventor/es: DEL GIUDICE,LAUREN, DUCLOS,RÉMI, FAGES-TAFANELLI,YOANN.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F12/14 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (registro de la información en general G11). › Protección contra la utilización no autorizada de la memoria.
  • G06F21/52 G06F […] › G06F 21/00 Disposiciones de seguridad para la protección de computadores sus componentes, programas o datos contra actividades no autorizadas. › durante la ejecución del programa, p. ej.: integridad de la pila, desbordamiento de búfer o la prevención de borrado de datos durante la ejecución del programa, p. ej., integridad de la pila, desbordamiento de búfer o la prevención de borrado de datos no deseados.
  • G06F21/55 G06F 21/00 […] › La detección de intrusiones locales o la aplicación de contramedidas.
  • G06F21/77 G06F 21/00 […] › en tarjetas inteligentes.

PDF original: ES-2778697_T3.pdf

 

Patentes similares o relacionadas:

Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]

Procedimiento de control sistemático de direcciones de zonas de memoria en el marco de una transferencia por acceso directo, del 1 de Abril de 2020, de THALES: Procedimiento de control sistemático por un dispositivo de control de al menos un mensaje de configuración de transferencia, siendo el mensaje de configuración […]

Múltiples conjuntos de campos de atributos dentro de una única entrada de tabla de páginas, del 25 de Septiembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento que comprende: traducir , por una primera unidad de procesamiento , una dirección de memoria virtual a una […]

Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, del 14 de Agosto de 2019, de SIEMENS AKTIENGESELLSCHAFT: Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, archivándose una copia de los datos relevantes para la seguridad […]

Archivo seguro, del 7 de Agosto de 2019, de Waterfall Security Solutions Ltd: Aparato de almacenamiento, que comprende: una memoria ; un procesador de encriptado , que está configurado para recibir y encriptar datos transmitidos desde uno […]

Sistemas y métodos para proporcionar como salida un resultado de una instrucción de procesador vigente tras su salida de una máquina virtual, del 3 de Abril de 2019, de Bitdefender IPR Management Ltd: Un sistema anfitrión que comprende al menos un procesador hardware configurado para ejecutar una máquina virtual y un programa de seguridad informática, en donde el al menos […]

Sistema y método para la gestión distribuida de ordenadores compartidos, del 20 de Febrero de 2019, de Zhigu Holdings Limited: Método para operar una arquitectura de gestión informática de múltiples niveles, teniendo dicho método los siguientes pasos: operar un ordenador […]

PROCESADOR DE SEGURIDAD, UN PROCEDIMIENTO Y UN SOPORTE DE GRABACIÓN PARA CONFIGURAR EL COMPORTAMIENTO DE ESTE PROCESADOR, del 10 de Agosto de 2011, de VIACCESS: Procesador de seguridad para un decodificador adecuado para recibir una señal multimedia codificada con la ayuda de una palabra de control, siendo […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .