Procedimiento de control sistemático de direcciones de zonas de memoria en el marco de una transferencia por acceso directo.
Procedimiento de control sistemático por un dispositivo de control (10) de al menos un mensaje de configuración de transferencia,
siendo el mensaje de configuración de transferencia un mensaje de configuración de una transferencia por acceso directo desde una aplicación (App) que se ejecuta en una plataforma (12) hacia una zona de memoria (M1, M2) usada por al menos un periférico de hardware externo (16), comprendiendo la plataforma (12) una o varias interfaces físicas, de manera que el periférico (16) está conectado con la plataforma (12) por medio de una o varias interfaces físicas de la plataforma (12), el periférico (16) usa una pluralidad de zonas de memoria (M1, M2), cada zona de memoria (M1, M2) está caracterizada por una dirección física única (@P1, @P2), el mensaje de configuración de una transferencia comprende al menos un campo y un cuerpo, el campo refiere una dirección física de una zona de memoria (M1, M2), el dispositivo de control (10) pertenece a la plataforma (12) e implementa al menos una de las funciones siguientes:
- una función de verificación (CHECK),
- una función de sincronización (SYNCHRO),
- una función de bloqueo (FREEZE),
- una función de alerta (ALERT), y
- una función de configuración del dispositivo de control (10) con una política de seguridad, de manera que el procedimiento es implementado por el dispositivo de control (10) y comprende al menos las etapas siguientes:
- suministro al dispositivo de control (10) de una política de seguridad que define las direcciones de las zonas de memoria (M1, M2) autorizadas para la aplicación (App),
- suministro al dispositivo de control (10) de una correspondencia entre el valor de un campo del mensaje y una dirección física (@P1, @P2) de una zona de memoria (M1, M2),
- suministro de una estructura (24) de control de las transferencias en la que el mensaje de configuración es apto para ser memorizado, usándose la estructura (24) para realizar transferencias de datos en una primera zona de memoria (M1), respectivamente en una segunda zona de memoria (M2), por acceso directo a una dirección física (@P1) de la primera zona de memoria (M1), respectivamente a una dirección física (@P2) de la segunda zona de memoria (M2), referidas en la estructura (24),
- recepción del mensaje por el dispositivo de control (10),
- conversión por el dispositivo de control (10) del cuerpo del mensaje en una o varias acciones para efectuar en una zona de memoria (M1, M2), y
- prueba por el dispositivo de control (10) de la conformidad de cada acción con la política de seguridad y emisión de una notificación cuando una acción no está de acuerdo con la política de seguridad.
Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E16166334.
Solicitante: THALES.
Nacionalidad solicitante: Francia.
Dirección: Tour Carpe Diem, Place des Corolles, Esplanade Nord 92400 Courbevoie FRANCIA.
Inventor/es: DUPREZ,Adrien, GRISAL,OLIVIER, SALIBA,ERIC, DELOVE ALEXANDRE.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G06F12/14 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Protección contra la utilización no autorizada de la memoria.
PDF original: ES-2803209_T3.pdf
Patentes similares o relacionadas:
Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]
Servidor de seguridad de soporte lógico, del 19 de Febrero de 2020, de Idemia Identity & Security France: Procedimiento de verificación de ejecución de applets (AA1, AB1) desarrolladas en un lenguaje orientado objeto y compiladas en código intermedio, siendo el procedimiento […]
Múltiples conjuntos de campos de atributos dentro de una única entrada de tabla de páginas, del 25 de Septiembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento que comprende: traducir , por una primera unidad de procesamiento , una dirección de memoria virtual a una […]
Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, del 14 de Agosto de 2019, de SIEMENS AKTIENGESELLSCHAFT: Procedimiento para proteger datos relevantes para la seguridad en una memoria caché, archivándose una copia de los datos relevantes para la seguridad […]
Archivo seguro, del 7 de Agosto de 2019, de Waterfall Security Solutions Ltd: Aparato de almacenamiento, que comprende: una memoria ; un procesador de encriptado , que está configurado para recibir y encriptar datos transmitidos desde uno […]
Sistemas y métodos para proporcionar como salida un resultado de una instrucción de procesador vigente tras su salida de una máquina virtual, del 3 de Abril de 2019, de Bitdefender IPR Management Ltd: Un sistema anfitrión que comprende al menos un procesador hardware configurado para ejecutar una máquina virtual y un programa de seguridad informática, en donde el al menos […]
Sistema y método para la gestión distribuida de ordenadores compartidos, del 20 de Febrero de 2019, de Zhigu Holdings Limited: Método para operar una arquitectura de gestión informática de múltiples niveles, teniendo dicho método los siguientes pasos: operar un ordenador […]
PROCESADOR DE SEGURIDAD, UN PROCEDIMIENTO Y UN SOPORTE DE GRABACIÓN PARA CONFIGURAR EL COMPORTAMIENTO DE ESTE PROCESADOR, del 10 de Agosto de 2011, de VIACCESS: Procesador de seguridad para un decodificador adecuado para recibir una señal multimedia codificada con la ayuda de una palabra de control, siendo […]