Sistema y procedimiento para reducir el esfuerzo de tensión de programación en dispositivos de celdas de memoria.
Una memoria OTP programable una vez (300), que comprende:
una primera línea de palabra global (GWL1);
un primer conjunto de líneas de bits (BL1-BLJ);
una primera línea de palabra local (LWL11);
un primer conjunto de celdas de memoria OTP (C11 - 1J) acopladas a la primera línea de palabra local y acopladas al primer conjunto de líneas de bits, respectivamente; y
un primer controlador de línea de palabra local (LD11) configurado para generar una primera señal confirmada en la línea de palabra local en respuesta a la recepción de una segunda señal confirmada de la primera línea de palabra global y una tercera señal confirmada, en la que la tercera señal confirmada se genera en respuesta al menos a uno de un primer conjunto de señales de programación de línea de bits;
un primer conjunto de controladores de línea de bits (BD1 - BDJ) configurado para aplicar tensiones de programación en el primer conjunto de líneas de bits basado en el primer conjunto de señales de programación de línea de bits (bl1 - blj); respectivamente, y
una compuerta OR de entrada múltiple (330-1) configurada para generar la tercera señal confirmada en respuesta a al menos una de las primeras señales de programación de línea de bits que se está confirmando.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2017/017725.
Solicitante: QUALCOMM INCORPORATED.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: 5775 MOREHOUSE DRIVE SAN DIEGO, CA 92121-1714 ESTADOS UNIDOS DE AMERICA.
Inventor/es: YOON,Sei Seung, KOTA,ANIL, GRUBELICH,BJORN.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G11C17/16 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 17/00 Memorias de sólo lectura programables una sola vez; Memorias semipermanentes, p. ej. tarjetas de información que pueden ser reemplazadas a mano. › utilizando uniones fusibles eléctricamente.
- G11C17/18 G11C 17/00 […] › Circuitos auxiliares, p. ej. para la escritura en la memoria.
- G11C8/08 G11C […] › G11C 8/00 Disposiciones para seleccionar una dirección en una memoria digital (circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Circuitos de control de líneas de palabras, p. ej. circuitos de excitación, de potencia, de arrastre hacía arriba (pull-up), de empuje hacía abajo (pull-down), circuitos de precarga, circuitos de igualación, para líneas de palabras.
- G11C8/12 G11C 8/00 […] › Circuitos de selección de grupo, p. ej. para la selección de un bloque de memoria, la selección de un circuito integrado, la selección de una red de celdas.
- G11C8/14 G11C 8/00 […] › Organización de líneas de palabras; Disposición de líneas de palabras.
PDF original: ES-2776390_T3.pdf
Patentes similares o relacionadas:
Sistema de memoria de múltiples flujos de instrucciones, del 6 de Mayo de 2020, de QUALCOMM INCORPORATED: Un dispositivo de memoria que comprende: un decodificador ; una pluralidad de células de memoria , en el que cada una de las células […]
Esquema de doble alimentación en el circuito de memoria, del 1 de Marzo de 2019, de QUALCOMM INCORPORATED: Un dispositivo de memoria de semiconductor de doble voltaje que comprende: una pluralidad de controladores de escritura (105a-c) que reciben señales de entrada de datos de […]
Sistema y procedimiento de operación de un dispositivo de memoria, del 13 de Mayo de 2015, de QUALCOMM INCORPORATED: Un aparato que comprende: una célula bit acoplada a una primera línea de bit , a una segunda línea de bit , y a una línea de palabra (106, […]
Esquema de distribución con umbral multinivel flash, del 8 de Enero de 2014, de MOSAID TECHNOLOGIES INCORPORATED: Un dispositivo de memoria que comprende: Un arreglo de memoria que tiene celdas de memoria dispuestas en filas y columnas caracterizadas porque: cada celda de memoria […]
Esquema de distribución de umbral de Flash multi-nivel, del 29 de Mayo de 2013, de MOSAID TECHNOLOGIES INCORPORATED: Un dispositivo de memoria Flash NAND que comprende: una matriz de memoria que tiene bloques de celdas de memoria dispuestas como cadenas de celdas NANDdonde […]
Circuito integrado con tensión de alimentación independiente para la memoria que es diferente de la tensión de alimentación del circuito lógico, del 23 de Abril de 2013, de APPLE INC.: Un circuito integrado que comprende: al menos un circuito lógico alimentado por una primera tensión de alimentación; y al menos un circuito de memoria […]
CIRCUITO INTEGRADO CON TENSIÓN DE ALIMENTACIÓN INDEPENDIENTE PARA LA MEMORIA QUE ES DIFERENTE DE LA TENSIÓN DE ALIMENTACIÓN DEL CIRCUITO LÓGICO, del 14 de Diciembre de 2011, de APPLE INC.: Un circuito integrado , que comprende: por lo menos un circuito lógico alimentado por una primera tensión de alimentación (VL) recibida en una primer5 a entrada al circuito […]
LECTURA NO DESTRUCTIVA., del 16 de Marzo de 2007, de THIN FILM ELECTRONICS ASA: Un procedimiento para determinar un estado lógico de células de memoria seleccionadas, proporcionadas en un dispositivo pasivo de almacenamiento de datos, matricialmente […]