Sistema y procedimiento de operación de un dispositivo de memoria.

Un aparato que comprende:

una célula bit (102, 202) acoplada a una primera línea de bit (108,

208), a una segunda línea de bit (110, 210), y a una línea de palabra (106, 206) que es sensible a un circuito de ataque de línea de palabra (138, 238);

un amplificador de lectura (116, 216) acoplado a la primera línea de bit (108, 208) y a la segunda línea de bit (110, 210);

un circuito de temporización (232) configurado para generar una primera señal (101, 201) y una segunda señal (103, 203);

un circuito de bucle (114, 214) configurado para suministrar una señal de administración de aplicación de lectura (105, 205) al amplificador de lectura (116, 216) en respuesta a la recepción de la primera señal (101, 201); y

un circuito de habilitación de línea de palabra (112, 212) configurado para proporcionar una señal de habilitación de línea de palabra (113, 213) al circuito de ataque de línea de palabra (138, 238) en respuesta a la recepción de la segunda señal (103, 203),

en el que el circuito de bucle (114, 214) es operativo para recibir la primera señal (101, 201) antes de que el circuito de habilitación de línea de palabra (112, 212) reciba la segunda señal (103, 203) y es programable para ajustar un retardo de la señal de habilitación de amplificador de lectura (105, 205).

Sistema y procedimiento de operación de un dispositivo de memoria

I. Campo

La presente divulgación se refiere, en general, a la operación de un dispositivo de memoria.

II. Descripción de la técnica relacionada

Los avances de la técnica se han traducido en la aparición de unos dispositivos informáticos más pequeños y más potentes. Por ejemplo, actualmente existe una pluralidad de dispositivos informáticos personales portátiles, incluyendo dispositivos informáticos inalámbricos, por ejemplo teléfonos inalámbricos portátiles, asistentes personales de datos (PDAs) y dispositivos de radiomensajería que son de pequeño tamaño, ligeros de peso y que pueden ser fácilmente llevados por los usuarios. Más concretamente, los teléfonos inalámbricos portátiles, por ejemplo los teléfonos celulares y los teléfonos del protocolo de Internet (IP), pueden comunicar paquetes de voz y datos por redes inalámbricas. Así mismo, muchos de estos teléfonos inalámbricos incluyen otros tipos de dispositivos que son incorporados en ellos. Por ejemplo, un teléfono inalámbrico puede también incluir una cámara fija digital, una cámara de video digital, una registradora digital y un reproductor de archivos audio. Así mismo, dichos teléfonos inalámbricos pueden procesar instrucciones ejecutables, incluyendo aplicaciones software, por ejemplo una aplicación de explorador web, que puede ser utilizada para acceder a Internet. En cuanto tales, estos teléfonos inalámbricos pueden incluir capacidades informáticas considerables.

La reducción del consumo de energía de los dispositivos informáticos personales portátiles permite el incremento del tiempo operativo entre la recarga o sustitución de la batería. La reducción de una tensión de alimentación de elementos electrónicos típicamente se traduce en un consumo de energía más bajo. Sin embargo, algunos elementos electrónicos pueden operar a una velocidad más lenta con una reducción de la tensión de alimentación

Dicha velocidad más lenta puede repercutir en la operación de determinados circuitos existentes dentro del dispositivo electrónico. Por ejemplo, algunos dispositivos de memoria, por ejemplo los dispositivos de memoria de acceso aleatorio estática (SRAM), pueden leer un valor de datos almacenado en una célula bit mediante la precarga de un par de líneas de bit acopladas a la célula bit y descargar una de las líneas de bit precargadas en base a un valor de datos almacenado en la célula bit. Un amplificador de lectura acoplado a las líneas de bit puede comparar las tensiones en las líneas de bit y generar una salida indicativa del valor de datos de la célula bit. El amplificador de lectura puede ser controlado a la vista de los condicionamientos competitivos de la espera de un desarrollo suficiente del diferencial de tensión para un resultado fiable pero reduciendo el retardo innecesario de la eficiencia de la energía. Los ahorros de energía pueden obtenerse reduciendo una tensión de alimentación de los elementos de control de la memoria para reducir el consumo de energía, que pueden, al menos parcialmente, ser contrarrestados el incremento de la diferencia de tensión en las líneas de bit cuando la tensión de alimentación reducida provoque la operación retardada del amplificador de lectura. El documento US 4 528 646 se refiere a una memoria de semiconductor con un consumo de corriente reducido. El documento US 28/37338 se refiere a una memoria que incorpora un circuito de autotemporización que genera unas señales de control de memoria internas.

III. Sumario

Se divulga un sistema de memoria capaz de operar en un intervalo de tensiones de alimentación lógica. Una señal de habilitación de un amplificador de lectura se genera en un circuito de bucle en base a una primera señal en el circuito de bucle, mientras una activación de línea de palabra se basa en una señal posterior que es recibida en un circuito de habilitación de línea de palabra. Mediante el control de la temporización del circuito de habilitación de línea de palabra y del circuito de bucle, un dispositivo de memoria puede ser utilizado en un intervalo más amplio de tensiones de alimentación.

Por ejemplo, mediante el inicio de la operación del circuito de bucle antes del inicio de operación del circuito de habilitación de línea de palabra pueden ser compensados retardos considerables debido a la reducción de la tensión de alimentación lógica para, en el circuito de bucle, mantener un retardo suficientemente constante entre una polarización de línea de palabra y una señal de habilitación de amplificador de lectura. Como resultado de ello, una cantidad de desarrollo de diferencial de tensión durante una lectura de memoria puede resultar sustancialmente no afectada por el descenso de la tensión de alimentación lógica, permitiendo un incremento de los ahorros de energía.

En un ejemplo concreto, se divulga un aparato que incluye una célula bit acoplada a una primera línea de bit y a una segunda línea de bit. El aparato incluye también un amplificador de lectura acoplado a la primera línea de bit y a la segunda línea de bit. El aparato incluye además un circuito de bucle configurado para proporcionar una señal de habilitación de amplificador de lectura al amplificador de lectura en respuesta a la recepción de una primera señal. El aparato incluye un circuito de habilitación de línea de palabra configurado para proporcionar una señal de habilitación de línea de palabra a un circuito de ataque de línea de palabra en respuesta a la recepción de una segunda señal. El circuito de bucle recibe la primera señal antes de que el circuito de habilitación de línea de palabra reciba la segunda señal.

En otro ejemplo concreto, un procedimiento incluye la recepción de una señal de entrada en un dispositivo de memoria que incluye una célula bit que está acoplada a una línea de palabra y que está acoplado a un amplificador de lectura por medio de una primera línea de bit y de una segunda línea de bit. El procedimiento incluye, en respuesta a la recepción de la señal de entrada, el envío de una primera señal a un circuito de bucle para iniciar una operación de circuito de bucle y el envió de una segunda señal a un circuito de habilitación de línea de palabra para Iniciar la generación de una señal de línea de palabra en la línea de palabra. La primera señal es enviada antes que la segunda señal.

En una forma de realización, se divulga un dispositivo de acuerdo con la reivindicación 1. En otra forma de realización, se divulga un procedimiento de acuerdo con la reivindicación 9.

Una ventaja especifica obtenida por al menos una de las formas de realización divulgadas es que, debido a que el circuito de bucle recibe la primera señal antes de que la señal de aplicación de línea de palabra reciba la segunda señal, se puede admitir un retardo del circuito de bucle en la generación de una señal de habilitación de amplificador de lectura debido a una tensión de alimentación reducida, Incluso cuando el retardo sobrepase el tiempo requerido para que se desarrolle un umbral de diferencial de tensión después de que se haya recibido la segunda señal en el circuito de habilitación de línea de palabra. Como resultado de ello, se puede obtener una operación de energía más baja que en aquellos sistemas en los que el circuito de bucle y el circuito de habilitación de línea de palabra son desencadenados por una señal común.

Otros aspectos, ventajas y características de la presente divulgación se pondrán de manifiesto después del examen de la entera solicitud, Incluyendo las siguientes secciones: Breve Descripción de los Dibujos, Descripción Detallada y las Reivindicaciones.

IV. Breve descripción de los dibujos

La FIG. 1 es un diagrama de bloques de una primera forma de realización Ilustrativa de un sistema de memoria que incorpora un circuito de bucle y un circuito de habilitación de línea de palabra.

la FIG. 2 es un diagrama de una segunda forma de realización Ilustrativa de un sistema de memoria que incorpora un circuito de bucle y un circuito de habilitación de línea de palabra.

la FIG. 3 es un diagrama de temporlzaclón de una forma de realización concreta de señales del sistema de memoria de la FIG. 2;

la FIG. 4 es un diagrama de flujo de una forma de realización ilustrativa concreta de un procedimiento de operación del sistema de la FIG. 2;

la FIG. 5 es un diagrama de flujo de una primera forma de realización ilustrativa concreta de un procedimiento de operación de un sistema de memoria;

la FIG. 6 es un diagrama de flujo de una segunda forma de realización ilustrativa concreta de un procedimiento de operación de un sistema... [Seguir leyendo]

1.- Un aparato que comprende:

una célula bit (12, 22) acoplada a una primera línea de bit (18, 28), a una segunda línea de bit (11, 21), y a una línea de palabra (16, 26) que es sensible a un circuito de ataque de línea de palabra (138, 238);

un amplificador de lectura (116, 216) acoplado a la primera línea de bit (18, 28) y a la segunda línea de bit

(11, 21);

un circuito de temporlzaclón (232) configurado para generar una primera señal (11, 21) y una segunda señal (13, 23);

un circuito de bucle (114, 214) configurado para suministrar una señal de administración de aplicación de lectura (15, 25) al amplificador de lectura (116, 216) en respuesta a la recepción de la primera señal (11,

21); y

un circuito de habilitación de línea de palabra (112, 212) configurado para proporcionar una señal de habilitación de línea de palabra (113, 213) al circuito de ataque de línea de palabra (138, 238) en respuesta a la recepción de la segunda señal (13, 23),

en el que el circuito de bucle (114, 214) es operativo para recibir la primera señal (11, 21) antes de que el circuito de habilitación de línea de palabra (112, 212) reciba la segunda señal (13, 23) y es programable para ajustar un retardo de la señal de habilitación de amplificador de lectura (15, 25).

2 - El aparato de la reivindicación 1, en el que el circuito de temporización (232) es sensible a una señal de entrada

(231) para generar la primera señal (11,21) y la segunda señal (13, 23), en el que el circuito de temporización

(232) comprende una primera salida (252) para suministrar la primera señal (11, 21) y una segunda salida (254) para suministrar la segunda señal (13, 23), en el que la primera señal (11, 21) es generada mediante la adición de un primer retardo a la señal de entrada (231), en el que la segunda señal (13, 23) es generada mediante la adición de un segundo retardo a la señal de entrada (231) y en el que el segundo retardo es superior al primer retardo.

3.- El aparato de la reivindicación 2, en el que el circuito de temporización (232) comprende:

una entrada (25) para recibir la señal de entrada (231);

un primer conjunto de puertas (234) para generar la primera señal (11, 21) en la primera salida (252), en el que la primera señal (11,21) inicia la operación del circuito de bucle (114, 214); y

un segundo conjunto de puertas (236) para generar la segunda señal (13, 23) en la segunda salida (254),

en el que la segunda señal (13, 23) inicia la operación del circuito de habilitación de línea de palabra (112, 212).

4.- El aparato de la reivindicación 1, en el que el circuito de bucle (114, 214) es programable para mantener un retardo sustancialmente constante entre la activación de una señal de línea de palabra por el circuito de ataque de línea de palabra (138, 238) y la activación de la señal de habilitación de amplificador de lectura (15, 25), y en el que el retardo sustanclalmente constante es sustancialmente independiente de una tensión de alimentación de un dominio lógico.

5.- El aparato de la reivindicación 4, en el que:

la tensión de alimentación del dominio lógico hace que un retardo de una porción de circuito lógico (246) del circuito de bucle (114, 214) sobrepase el retardo sustancialmente constante; y

una porción de circuito programable (244) del circuito de bucle (114, 214) está configurado para compensar el retardo de la porción de circuito lógico (246) para mantener el retardo sustancialmente constante en base a la recepción de la primera señal (11, 21).

6 - El aparato de la reivindicación 4, en el que la señal de línea de palabra hace que la célula bit (12, 22) inicie un desarrollo de un diferencial de tensión entre la primera línea de bit (18, 28) y la segunda línea de bit (11, 21), en el que el amplificador de lectura (116, 216), posee un umbral de sensibilidad diferencial, y en el que el retardo sustancialmente constante hace que el diferencial de tensión sobrepase el umbral de sensibilidad diferencial antes de que el amplificador de lectura (116, 216) genere una salida indicativa de un valor de datos de una célula bit (12,

22).

7 - El aparato de la reivindicación 1, en el que el circuito de bucle (114, 214) incluye una porción de circuito programable (244) y una porción de circuito lógico (246).

8.- El aparato de la reivindicación 7, en el que la porción de circuito programable (244) incluye múltiples dispositivos de descarga (248) que son controlables para habilitar un régimen ajustable de descarga de una línea de bit ficticia precargada.

9.- Un procedimiento que comprende:

la recepción de una señal de entrada (231) en un dispositivo de memoria que incluye una célula bit (12, 22) que está acoplada a una línea de palabra (16, 26) que es sensible a un circuito de ataque de línea de palabra (138, 238), y a un amplificador de lectura (116, 216) por medio de una primera línea de bit (18, 28) y de una segunda línea de bit (11, 21); y

en respuesta a la recepción de la señal de entrada (231):

la generación de una primera señal (11, 21) y de una segunda señal (13, 23) en un circuito de temporización (232);

el envío de la primera señal (11, 21) a un circuito de bucle (114, 214) que está acoplado al amplificador de lectura (116, 216) para iniciar una operación del circuito de bucle (114, 214); y

el envío de la segunda señal (13, 23) a un circuito de habilitación de línea de palabra (112, 212) que está acoplado al circuito de ataque de línea de palabra (138, 238) para iniciar la generación de una señal de línea de palabra en la línea de palabra (26), en el que la primera señal (11, 21) es enviada antes que la segunda señal (13, 23), y en el que el circuito de bucle (114, 214) es programable para ajustar un retardo de una señal de habilitación de amplificador de lectura (15, 25).

- El procedimiento de la reivindicación 9, en el que la operación del circuito de bucle (114, 214) genera la señal de habilitación de amplificador de lectura (15, 25) para habilitar el amplificador de lectura (116, 216) para detectar un diferencial de tensión de la primera línea de bit (18, 28) y de la segunda línea de bit (11, 21).

11- El procedimiento de la reivindicación 9, en el que el circuito de habilitación de línea de palabra (112, 212) es un dominio de tensión lógico (26) que posee una primera tensión de alimentación (262) y la célula bit (12, 22) está en un dominio de tensión de memoria que posee una segunda tensión de alimentación (266), en el que el circuito de bucle (114, 214) Incluye una porción de circuito programable (244) y una porción de circuito lógico (246), y en el que la porción de circuito programable (244) es ajustable para compensar un retardo de la porción de circuito (246) debido a un nivel de tensión de alimentación del dominio de tensión lógico (26).

12.- El procedimiento de la reivindicación 11, que comprende además el suministro de una señal de control (215) a múltiples dispositivos de descarga (248) de la porción de circuito programable (244) para controlar un régimen de descarga de una línea de bit ficticia precargada.

13.- El procedimiento de la reivindicación 9, que comprende además la programación del circuito de bucle (114, 214) en base a una tensión de alimentación de un dominio lógico para mantener un retardo sustancialmente constante entre la activación de la señal de la línea de trabajo y la activación de la señal de habilitación de amplificador de lectura (15, 25), en el que el retardo sustancialmente constante es sustancialmente independiente de una tensión de dominio lógico.

14.- El procedimiento de la reivindicación 13, que comprende además la generación de la primera señal (11, 21) mediante la adición de un primer retardo a la señal de entrada (231) y la generación de la segunda señal (13, 23), mediante la adición de un segundo retardo a la primera señal (11, 21).

15.- Un medio tangible legible por ordenador que almacena instrucciones ejecutables por un ordenador, comprendiendo las Instrucciones:

instrucciones ejecutables por un ordenador para generar una señal de entrada (231) en un dispositivo de memoria que Incluye una célula bit (12, 22) que está acoplada a una línea de palabra (16, 26) que es sensible a un circuito de ataque de línea de palabra (138, 238), y a un amplificador de lectura (116, 216) por medio de una primera línea de bit (18, 28) y a una segunda línea de bit (11, 21),

en el que un circuito de temporización (232) del dispositivo de memoria está configurado para, en respuesta a la recepción de la señal de entrada (231), generar una primera señal (11, 21) y una segunda señal (13,

23),

en el que la primera señal (11, 21) es enviada a un circuito de bucle (114, 214) que está acoplado al amplificador de lectura (116, 216) para iniciar una operación del circuito de bucle (114, 214), en el que la segunda señal (13, 23) es enviada a un circuito de habilitación de línea de palabra (112, 212) que está acoplado al circuito de ataque de línea de palabra para iniciar la generación de línea de palabra en la línea de palabra (26), en el que la primera señal (11, 21) es enviada antes que la segunda señal (13, 23), y en el que el circuito de bucle (114, 214) es programable para ajustar un retardo de una señal de habilitación de amplificador de lectura (15, 25).

16.- El medio tangible legible por ordenador de la reivindicación 15, en el que las instrucciones comprenden además instrucciones que son ejecutables por el ordenador para programar el circuito de bucle (114, 214) en base a una tensión de alimentación para mantener un retardo sustancialmente constante entre la señal de línea de palabra y la señal de habilitación de amplificador de lectura (15, 25).