(25/03/2020) Dispositivo de memoria del cabezal de impresión , que comprende: una serie de bancos de memoria de solo lectura programables (EPROM) borrables (114-1, 114-N), cada uno de los cuales comprende una matriz de memoria EPROM; y una cantidad de registros de desplazamiento de entrada en serie, salida en paralelo (112-1, 112-N), cada uno conectado a cada banco EPROM de la cantidad de bancos de EPROM (114-1, 114-N), en donde los registros son capaces de generar una dirección EPROM tridimensional basada en señales de entrada, en donde generar la dirección EPROM tridimensional comprende generar varias salidas, las salidas que comprenden: una señal de datos de selección de fila que especifica una porción de fila de la dirección EPROM tridimensional, una señal de datos…

(12/02/2020) Un cartucho de impresión integrado que comprende un depósito de tinta , una matriz de chorro de fluido , un cable flexible , almohadillas conductoras y un circuito integrado , el circuito integrado que comprende: al menos un banco de memoria , cada banco de memoria del al menos un banco de memoria comprende dos matrices de memoria ; y un generador de señales de multiplexación basado en un registro de desplazamiento ; en donde el generador de señal de multiplexación basado en el registro de desplazamiento se interpone entre y separa espacialmente las dos matrices de memoria ; en donde cada una de las dos matrices de memoria comprende múltiples filas y una cantidad doble de columnas a filas; y en donde el generador de señales de multiplexación basado en el registro de desplazamiento…

(08/01/2020) Una memoria OTP programable una vez , que comprende: una primera línea de palabra global (GWL1); un primer conjunto de líneas de bits (BL1-BLJ); una primera línea de palabra local (LWL11); un primer conjunto de celdas de memoria OTP (C11 - 1J) acopladas a la primera línea de palabra local y acopladas al primer conjunto de líneas de bits, respectivamente; y un primer controlador de línea de palabra local (LD11) configurado para generar una primera señal confirmada en la línea de palabra local en respuesta a la recepción de una segunda señal confirmada de la primera línea de palabra global y una tercera señal confirmada, en la que la tercera señal confirmada se genera en respuesta al menos a uno de un primer conjunto de señales de…

(23/01/2019) Un procedimiento que comprende: recibir, en un controlador , órdenes, direcciones y datos en un dispositivo de memoria mediante una interfaz definida asociada con el dispositivo de memoria, comprendiendo el dispositivo de memoria un primer tipo de memoria y un segundo tipo de memoria, correspondiéndose la interfaz definida con el primer tipo de memoria , de forma que el dispositivo de memoria opere con el protocolo de acceso del primer tipo de memoria tanto para el primer tipo de memoria como para el segundo tipo de memoria ; y determinar en el controlador si la información recibida en el dispositivo de memoria se corresponde con el segundo tipo de memoria asociado con el dispositivo de memoria, y si es así, producir señales al segundo tipo de memoria…

(09/04/2014) Método para seleccionar un subconjunto de dispositivos de una pluralidad de dispositivos conectados en serie a un controlador de memorias con el fin de ejecutar una orden, que comprende: codificar números de identificación (ID) de cada uno del subconjunto de dispositivos para proporcionar información de código llevando a cabo operaciones matemáticas con el fin de combinar lógicamente los números de ID del subconjunto de dispositivos para generar una máscara; proporcionar un paquete de orden que incluye un código de operación y la información de código a cada uno de la pluralidad de dispositivos; decodificar la información de código recibida por cada uno de la pluralidad de dispositivos ejecutando, en cada dispositivo, una operación matemática sobre la máscara y un número de ID almacenado en el dispositivo, para determinar si la máscara…

(09/10/2013) Un aparato , que comprende: - un controlador del sistema ; y - una configuración de dispositivos semiconductores conectados en serie ; - estando adaptado el controlador del sistema para comunicar con dicha configuración, comprendiendo elcontrolador del sistema: - una salida configurada para proporcionar una primera señal de reloj a un primer dispositivo en laconfiguración; - una entrada configurada para recibir una segunda señal de reloj procedente de un último dispositivo en laconfiguración, correspondiendo la segunda señal de reloj a una versión de la primera señal de reloj que ha sidosometida a procesamiento mediante el sincronizador de reloj , por lo menos, en uno de los dispositivos en la configuración; - un detector…

(19/09/2013) Una memoria no volátil que comprende bloques de memoria , cada bloque de memoriacomprende: celdas de memoria no volátil dispuestas en una pluralidad de páginas , cada página tiene unadirección de página (X, Y, Z), las direcciones de página de las páginas son únicas dentro de cada bloque, ladirección de página de cada página es la misma que la página correspondiente entre bloques: caracterizada por: un circuito de enganche respectivo para cada página que se puede operar para conectar una tensión deborrado a la página a la página que se va a borrar en respuesta a una dirección de página; y un generador de reinicio de selección de página (504, Figuras 7, 8, 9) configurado para limitar una operación deborrado de múltiples páginas a un único…

(04/02/2013) Un dispositivo de memoria que comprende: un primer chip de memoria para recibir una señal de dirección de entrada (ADDin) y acoplado a una tableta deespera (Pw); y un segundo chip de memoria para recibir la señal de dirección de entrada (ADDin) y acoplado a la tableta deespera (Pw), en donde el primer chip de memoria y el segundo chip de memoria operan alternativamenteen un modo activo, en donde cada uno del primer chip de memoria y el segundo chip de memoria comprende: una unidad de control para recibir la señal de dirección de entrada ADDin y al menos una señal decomando (Scom), que determina y controla un modo de operación del chip de memoria correspondiente de acuerdocon la señal de dirección…