METODO DE FABRICACION DE SUSTRATOS DE CIRCUITOS INTEGRADOS BASADOS ENTECNOLOGIA CMOS.
Método de fabricación de sustratos (1) de circuitos integrados basados en tecnología CMOS que comprende:
- una primera etapa de depósito de una capa de material aislante (3) sobre al menos un soporte (2, 6),- una segunda etapa de modelado de la capa de material aislante dando lugar a al menos un foso (4) en dicha capa aislante (3),- una tercera etapa de depósito de una capa de semiconductor (5) sobre los fosos (4) obtenidos en la etapa anterior, de manera que el material semiconductor rellene los fosos (4) totalmente,- una cuarta etapa de planarización mecánico-química (CMP) que remueve la capa de semiconductor (5), depositado en la segunda etapa, hasta el nivel del borde superior de la capa aislante (3) dando lugar a un sustrato (1) que permite la fabricación de circuitos integrados basados en tecnología CMOS interconexionados tridimensionalmente
Tipo: Patente de Invención. Resumen de patente/invención. Número de Solicitud: P201030475.
Solicitante: UNIVERSIDAD POLITECNICA DE MADRID.
Nacionalidad solicitante: España.
Provincia: MADRID.
Inventor/es: FUENTES IRIARTE,GONZALO.
Fecha de Solicitud: 30 de Marzo de 2010.
Fecha de Publicación: .
Fecha de Concesión: 29 de Agosto de 2011.
Clasificación Internacional de Patentes:
- H01L21/02K2
- H01L21/76 ELECTRICIDAD. › H01 ELEMENTOS ELECTRICOS BASICOS. › H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación). › H01L 21/00 Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas. › Realización de regiones aislantes entre los componentes.
Clasificación PCT:
PDF original: ES-2346396_B2.pdf
Fragmento de la descripción:
Método de fabricación de sustratos de circuitos integrados basados en tecnología CMOS.
Campo de la invención
Esta invención se relaciona con la nanotecnología. Más particularmente, esta invención pertenece al ámbito de sistemas que utilizan transistores de circuitos integrados (transistores IC), los elementos constitutivos de nuestra sociedad basada en la información.
Antecedentes de la invención
La fabricación de dispositivos semiconductores es el proceso usado para crear los circuitos integrados (chips de silicio) que se encuentran en los dispositivos eléctricos y electrónicos presentes en nuestra vida diaria. Es una secuencia múltiple de los pasos de proceso fotolitográficos y químicos durante los cuales los circuitos electrónicos se crean gradualmente en una oblea hecha de material semiconductor puro. El silicio (junto con varios semiconductores compuestos) es el material más usado en general hoy en día en la industria de semiconductores. Una oblea típica se fabrica partiendo de silicio extremadamente puro que se crece en lingotes cilíndricos mono-cristalinos (boules) de hasta 300 milímetros (algo menos de 12 pulgadas) de diámetro usando el proceso de Czochralski. Una vez fabricados, estos lingotes se rebanan en obleas de cerca de 0.75 milímetros de grueso y se pulen para obtener una superficie muy regular y plana.
Una vez las obleas están preparadas, son necesarios muchos pasos de procesado para obtener el circuito integrado de semiconductor. Los pasos se pueden agrupar generalmente en dos áreas.
1. "Front-end" de la línea de proceso (FEOL, por sus siglas en inglés): se refiere a la formación de transistores directamente en el silicio. La oblea cruda es procesada con el crecimiento por epitaxia de una capa de gran pureza (virtualmente sin defectos) de silicio. En los dispositivos de lógica más avanzados, antes del paso de epitaxia de silicio, se realizan trucos para mejorar el funcionamiento de los transistores que se fabricarán posteriormente. Un método implica introducir un "paso de estiramiento" en el cual una variante del silicio tal como "silicio-germanio" (SiGe) es depositada. Una vez se deposite el silicio epitaxial, el enrejado cristalino se estira levemente, resultando en una movilidad electrónica mejorada. Otro método, llamado tecnología de "silicio sobre aislante" implica la inserción de una capa de aislamiento entre la oblea de silicio cruda y la capa delgada de epitaxia subsecuente al silicio. Este método da lugar a la creación de transistores con menos efectos parásitos.
2. "Back-end" de la línea proceso (BEOL, por sus siglas en inglés): una vez se han fabricado los varios dispositivos semiconductores, estos deben ser interconectados para formar los circuitos eléctricos. Este "Back-end" de la línea proceso (BEOL - la parte final del proceso de fabricación del circuito integrado, no confundir con el "Back-end" de la fabricación del chip que se refiere a las etapas de encapsulado y comprobación), implica crear interconexiones de metal que son aislados mediante dieléctricos.
Las nano-estructuras funcionales han estado en uso durante muchos años. Tal uso incluye la fabricación de transistores bipolares, inversores complementarios usando dispositivos basados en tecnología CMOS (Complementary Metal Oxide Semiconductor) o superredes de nanohilos (Nano-códigos de barras, LEDs a nano escala). Estos sistemas generalmente incorporan una nano-estructura (nano-puerta, nanohilo, nanocolumna, nanotubos) para fabricar el dispositivo.
Dentro de lo que hoy es considerado como "nanotecnología", se encuentran los bien conocidos circuitos integrados basados en tecnología CMOS (complementary metal oxide semiconductor), que se fabrican de manera localizada y a gran escala desde hace unas décadas. Algunos nuevos dispositivos próximos como "Fin-FETs" también pueden ser fabricados de forma localizada permitiendo la producción en masa.
La fabricación de otros transistores para circuitos integrados basados en nano-estructuras electrónicamente funcionales (nanohilos, nanocolumnas, nanotubos del carbón) es hoy en día incompatible con la producción en gran volumen propia de la tecnología del silicio. Por lo tanto, no se están produciendo en masa hoy.
El estado de la técnica de la tecnología de silicio basada en CMOS para fabricar circuitos integrados (ICs) utiliza como sustrato obleas de silicio mono-cristalinas. Solamente se utiliza la zona superior (unas pocas micras de profundidad) de la superficie de la oblea de silicio. El resto funciona solamente como soporte mecánico y no tiene ninguna funcionalidad electrónica.
Así, el estado de la técnica de los transistores basados en tecnología CMOS se fabrica exclusivamente sobre tales sustratos de silicio mono-cristalino. Esto supone un gran inconveniente para la fabricación tridimensional de transistores basados en tecnología ya que la fabricación de sustratos de silicio mono-cristalino requiere temperaturas, por encima de 1000ºC, que destruirían los transistores IC basados en tecnología CMOS.
US 7,476,963, divulga un método de fabricación de circuitos integrados a partir de sustratos depositados por slip-chip. Sin embargo esta tecnología "flip-chip" o de soldadura que es más costosa y requiere más pasos de fabricación que el método de la presente invención.
Por otro lado US 7,419,902 divulga un método de fabricación de circuitos integrales inteconexionados. Sin embargo este método no puede utilizarse conjuntamente con tecnología CMOS (complementary metal oxide semiconductor) ya existente.
Así mismo US7,563,669 divulga la fabricación de condensadores sobre circuitos integrados. Por lo tanto este método se refiere a la fabricación de otros tipos de componentes electrónicos presentes en circuitos integrados tales como condensadores. Al tratarse de otros tipos de componentes electrónicos (condensadores en vez de transistores), los pasos de fabricación que se presentan son distintos de los de esta invención y el problema que resuelve esta invención no permite la fabricación de circuitos integrados 3D sino solo la fabricación de condensadores y en una dimensión (1D).
Por lo tanto, existe una necesidad de un método de fabricación simple y rentable de sustratos para transistores (IC) basados en nano-estructuras o en tecnología CMOS:
- que permita la síntesis localizada y a gran escala de transistores, es decir, permitiendo una producción de gran volumen,
- que permita la integración de transistores tridimensional (3D),
- que no exceda las limitaciones térmicas requeridas para garantizar el funcionamiento y la durabilidad de dichos transistores.
- que utilice las herramientas y los procesos de la fabricación estándares en la tecnología de silicio para sintetizar los transistores IC basados en silicio a gran escala, es decir, permitiendo un alto volumen de producción.
Descripción de la invención
La invención se refiere a un método de fabricación de sustratos de transistores de circuitos integrados, basados en nano-estructuras o tecnología CMOS, de una manera fácil y rentable que permiten la fabricación de circuitos integrados con transistores interconexionados tridimensionalmente.
El método de fabricación de sustratos de transistores basados en tecnología CMOS de la invención comprende:
- Una primera etapa de depósito de una capa de material aislante sobre un soporte. Este soporte inicialmente comprende diversas obleas de soporte duro, tal como Al2O3, SiO2, Si3N4, o blando tal como polímeros u orgánicos, es decir, no sólo sustratos de oblea de silicio.
- una segunda etapa de modelado de la capa de material aislante dando lugar a fosos en dicha capa aislante,
- una tercera etapa de depósito de una capa de semiconductor sobre los fosos obtenidos en la etapa anterior, de manera que el material semiconductor rellene los fosos totalmente,
- una cuarta etapa de planarización mecánico-química (CMP) que remueve la capa de semiconductor, depositado en la segunda etapa, hasta el nivel del borde superior de la capa aislante
de tal manera que se obtiene un sustrato para circuitos integrados con CMOS dando lugar a un circuito integrado que puede interaccionar tridimensionalmente con otro, por aplicación de las etapas primera a cuarta de obtención del sustrato de manera cíclica, sobre dicho circuito integrado que actúa como soporte... [Seguir leyendo]
Reivindicaciones:
1. Método de fabricación de sustratos (1) de circuitos integrados basados en tecnología CMOS caracterizado por comprender:
2. Método de fabricación circuitos integrados basados en tecnología CMOS caracterizado por comprender las etapas primera a cuarta de fabricación del sustrato (1) de la reivindicación 1, en las que en la primera etapa, el material aislante (3) se deposita en al menos una oblea (2) de soporte seleccionado entre duro o blando.
3. Método de fabricación según reivindicación 2 caracterizado porque la oblea es una oblea de soporte duro seleccionado entre Al2O3, SiO2 o Si3N4.
4. Método de fabricación según reivindicación 2 caracterizado porque la oblea es una oblea de soporte blando seleccionado entre material polimérico o compuesto orgánico.
5. Método de fabricación circuitos integrados interconexionados tridimensionalmente caracterizado por comprender las etapas primera a cuarta de fabricación del sustrato (1) de la reivindicación 1 sobre el que se fabrica el nuevo circuito integrado con tecnología CMOS, en las que en la primera etapa, el material aislante (3) se deposita en al menos un circuito integrado (6) con tecnología CMOS.
Patentes similares o relacionadas:
METODO PARA LA FABRICACION DE UN CUERPO SEMICONDUCTOR., del 16 de Octubre de 2000, de CANON KABUSHIKI KAISHA: UN METODO PARA PREPARAR UN ELEMENTO SEMICONDUCTOR COMPRENDE UN PROCESO DE FABRICACION DE UN SUBSTRATO DE SI POROSO Y A CONTINUACION LA FORMACION […]
SEMICONDUCTOR CON AISLACION DE FOSO RELLENADO POR FLUJO., del 1 de Junio de 1998, de AT&T CORP.: SE DESCRIBE UN FOSO QUE PROVEE UNA AISLACION ELECTRICA ENTRE TRANSISTORES EN UN SUBSTRATO DE CIRCUITO INTEGRADO. SE RECUBRE EL FOSO CON UNA BARRERA […]
METODO MEJORADO DE PLANARIZACION DE TOPOLOGIAS EN ESTRUCTURAS DE CIRCUITOS INTEGRADOS., del 1 de Marzo de 1998, de ADVANCED MICRO DEVICES INC.: SE EXPONE UN METODO PARA HACER UNA ESTRUCTURA DE CIRCUITOS INTEGRADOS MUY PLANA QUE TIENE DEPOSITADAS PARTES DE OXIDO PLANAS CON RESPECTO AL NIVEL DE PARTES ADYACENTES […]
CIRCUITO INTEGRADO CMOS CON AISLAMIENTO PERFECCIONADO., del 16 de Enero de 1998, de AT&T CORP.: SE AISLA UNA DEPRESION TIPO P EN UN CIRCUITO INTEGRADO CMOS QUEDA AISLADA DE LA DEPRESION ADYACENTE TIPO N MEDIANTE UN CAMPO DE OXIDO CON UNA REGION DE SEPARACION […]
DISPOSITIVO SEMICONDUCTOR QUE TIENE UN SURCO AISLANTE Y METODO DE FABRICACION DEL MISMO., del 16 de Julio de 1996, de MITSUBISHI DENKI KABUSHIKI KAISHA: UNA ESTRUCTURA SEMICONDUCTORA COMPRENDE UNA REGION TIRISTORA PUERTA DE GIRO HACIA AFUERA (GR) Y UNA REGION DIODO (DR) CON UN AREA DE AISLAMIENTO […]
AISLANTE DE PAREDES LATERALES ACANALADAS POR OXIDACION DE POLISILICIO., del 16 de Mayo de 1996, de INTERNATIONAL BUSINESS MACHINES CORPORATION: SE DESCUBRE UN PROCESO PARA HACER CRECER UN DIOXIDO DE SILICIO RESISTENTE AL ACIDO SOBRE UNA SUPERFICIE MEDIANTE LA FORMACION DE UNA CAPA DE POLISILICIO Y EXPONIENDO ESTE POLISILICIO […]
TECNICA PARA USAR EN LA FABRICACION DE DISPOSITIVOS SEMICONDUCTORES QUE TIENEN CARACTERISTICAS SUBMICRO., del 1 de Marzo de 1994, de AMERICAN TELEPHONE AND TELEGRAPH COMPANY: SE OBTIENE RESOLUCION SUBMICRO EN LA FABRICACION DE TRANSISTORES UTILIZANDO TECNICAS DE PARED LATERAL. EN LA TECNICA DESCRITA SE FORMA UNA ABERTURA CON […]
IMPLANTACIÓN DE IONES Y GRABADO POCO PROFUNDO PARA PRODUCIR TERMINACIONES DE BORDE EFICACES EN TRANSISTORES BIPOLARES DE HETEROUNIÓN DE ALTO VOLTAJE, del 12 de Diciembre de 2011, de RAYTHEON COMPANY: Un método para mejorar las terminaciones de bordes en un dispositivo semiconductor bipolar de heterounión manteniendo a la vez el voltaje de ruptura de dicho […]