AISLANTE DE PAREDES LATERALES ACANALADAS POR OXIDACION DE POLISILICIO.
SE DESCUBRE UN PROCESO PARA HACER CRECER UN DIOXIDO DE SILICIO RESISTENTE AL ACIDO SOBRE UNA SUPERFICIE MEDIANTE LA FORMACION DE UNA CAPA DE POLISILICIO Y EXPONIENDO ESTE POLISILICIO A LA OXIDACION TERMICA,
PARA CONVERTIR COMPLETAMENTE EL POLISILICIO EN OXIDO DE (POLI)SILICIO. TAMBIEN SE PRESENTA UN METODO PARA FORMAR UNA ACANALADURA AISLANTE EN UN SUSTRATO SEMICONDUCTOR QUE TIENE UNA PARED LATERAL CON ALTA INTEGRACION DE OXIDO. DESPUES DE FORMAR LA ACANALADURA (58) EN LA SUPERFICIE DEL SUSTRATO MEDIANTE EL USO DE UNA MASCARA ADECUADA, UN OXIDO TERMICO SIMPLE O UN OXIDO TERMICO DUAL Y UN LINEAL NITRIDO (CVD) (64) SE FORMA SOBRE TODAS LAS SUPERFICIES DE ACANALADURA. UNA CAPA DE CONFORMACION DE POLISILICIO DESENGRASADO (66) SE FORMA ENTONCES SOBRE EL FORRO. MEDIANTE LA EXPOSICION A LA OXIDACION TERMICA, EL POLISILICIO SE CONVIERTE COMPLETAMENTE EN UNA CAPA (68) DE OXIDO DE (POLI)SILICIO QUE TIENE UN GROSOR DE ALREDEDOR DE DOS VECES Y MEDIA EL DE LA CAPA DE POLISILICIO. EL OXIDO DE (POLI)SILICIO RESULTANTE TIENE LA CONFORMACION DE UN OXIDO (CVD) Y ALTA RESISTENCIA AL ATAQUE DEL OXIDO QUE SE FORMA TERMICAMENTE. ALTERNATIVAMENTE, ANTES DE FORMAR EL OXIDO (POLI)SILICIO, LA CAPA DE POLISILICIO SE QUITA DEL FONDO DE LA ACANALADURA Y DE LA SUPERFICIE DEL SUSTRATO PARA LIMITAR LA EXPANSION DE VOLUMEN DEL POLISILICIO A UNA DIRECCION SIMPLE PERPENDICULAR A LAS PAREDES DE LA ACANALADURA. LA ACANALADURA SE LLENA CON OXIDO SILICIO EPITAXIAL, POLISILICIO, POLIMEROS O METAL SEGUN SE DESEE. PARA ALCANZAR EL CONTACTO DEL SUSTRATO A TRAVES DE LA ACANALADURA, EL FONDO SE ABRE MEDIANTE RIE. EL POLISILICIO SE DEPOSITA IN SITU A UNA ALTA TEMPERATURA PARA LLENAR LA ACANALADURA Y SIMULTANEAMENTE PARA DIFUNDIR EL DOPANTE DEL POLISILICIO LLENADO DENTRO DEL SUSTRATO INFERIOR PARA FORMAR UN CIERRE DE CANALL.
Tipo: Resumen de patente/invención.
Solicitante: INTERNATIONAL BUSINESS MACHINES CORPORATION.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: OLD ORCHARD ROAD,ARMONK, N.Y. 10504.
Inventor/es: FULTON, INGE GRUMM, MAKRIS, JAMES STEVE, NASTASI, VICTOR RAY, SCADUTO, ANTHONY FRANCIS, SHARTEL, ANNE CHARLENE.
Fecha de Publicación: .
Fecha Concesión Europea: 13 de Marzo de 1996.
Clasificación Internacional de Patentes:
- H01L21/31 ELECTRICIDAD. › H01 ELEMENTOS ELECTRICOS BASICOS. › H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación). › H01L 21/00 Procedimientos o aparatos especialmente adaptados para la fabricación o el tratamiento de dispositivos semiconductores o de dispositivos de estado sólido, o bien de sus partes constitutivas. › para formar capas aislantes en superficie, p. ej. para enmascarar o utilizando técnicas fotolitográficas (capas de encapsulamiento H01L 21/56 ); Postratamiento de estas capas; Selección de materiales para estas capas.
- H01L21/76 H01L 21/00 […] › Realización de regiones aislantes entre los componentes.
Patentes similares o relacionadas:
METODO DE FABRICACION DE SUSTRATOS DE CIRCUITOS INTEGRADOS BASADOS ENTECNOLOGIA CMOS, del 8 de Septiembre de 2011, de UNIVERSIDAD POLITECNICA DE MADRID: Método de fabricación de sustratos de circuitos integrados basados en tecnología CMOS que comprende:- una primera etapa de depósito de una capa de material […]
METODO PARA LA FABRICACION DE UN CUERPO SEMICONDUCTOR., del 16 de Octubre de 2000, de CANON KABUSHIKI KAISHA: UN METODO PARA PREPARAR UN ELEMENTO SEMICONDUCTOR COMPRENDE UN PROCESO DE FABRICACION DE UN SUBSTRATO DE SI POROSO Y A CONTINUACION LA FORMACION […]
SEMICONDUCTOR CON AISLACION DE FOSO RELLENADO POR FLUJO., del 1 de Junio de 1998, de AT&T CORP.: SE DESCRIBE UN FOSO QUE PROVEE UNA AISLACION ELECTRICA ENTRE TRANSISTORES EN UN SUBSTRATO DE CIRCUITO INTEGRADO. SE RECUBRE EL FOSO CON UNA BARRERA […]
METODO MEJORADO DE PLANARIZACION DE TOPOLOGIAS EN ESTRUCTURAS DE CIRCUITOS INTEGRADOS., del 1 de Marzo de 1998, de ADVANCED MICRO DEVICES INC.: SE EXPONE UN METODO PARA HACER UNA ESTRUCTURA DE CIRCUITOS INTEGRADOS MUY PLANA QUE TIENE DEPOSITADAS PARTES DE OXIDO PLANAS CON RESPECTO AL NIVEL DE PARTES ADYACENTES […]
CIRCUITO INTEGRADO CMOS CON AISLAMIENTO PERFECCIONADO., del 16 de Enero de 1998, de AT&T CORP.: SE AISLA UNA DEPRESION TIPO P EN UN CIRCUITO INTEGRADO CMOS QUEDA AISLADA DE LA DEPRESION ADYACENTE TIPO N MEDIANTE UN CAMPO DE OXIDO CON UNA REGION DE SEPARACION […]
DISPOSITIVO SEMICONDUCTOR QUE TIENE UN SURCO AISLANTE Y METODO DE FABRICACION DEL MISMO., del 16 de Julio de 1996, de MITSUBISHI DENKI KABUSHIKI KAISHA: UNA ESTRUCTURA SEMICONDUCTORA COMPRENDE UNA REGION TIRISTORA PUERTA DE GIRO HACIA AFUERA (GR) Y UNA REGION DIODO (DR) CON UN AREA DE AISLAMIENTO […]
TECNICA PARA USAR EN LA FABRICACION DE DISPOSITIVOS SEMICONDUCTORES QUE TIENEN CARACTERISTICAS SUBMICRO., del 1 de Marzo de 1994, de AMERICAN TELEPHONE AND TELEGRAPH COMPANY: SE OBTIENE RESOLUCION SUBMICRO EN LA FABRICACION DE TRANSISTORES UTILIZANDO TECNICAS DE PARED LATERAL. EN LA TECNICA DESCRITA SE FORMA UNA ABERTURA CON […]
IMPLANTACIÓN DE IONES Y GRABADO POCO PROFUNDO PARA PRODUCIR TERMINACIONES DE BORDE EFICACES EN TRANSISTORES BIPOLARES DE HETEROUNIÓN DE ALTO VOLTAJE, del 12 de Diciembre de 2011, de RAYTHEON COMPANY: Un método para mejorar las terminaciones de bordes en un dispositivo semiconductor bipolar de heterounión manteniendo a la vez el voltaje de ruptura de dicho […]