Control de decodificación con detección de transición de dirección en función de borrado de página.
Una memoria no volátil que comprende bloques de memoria (10, 12,
14, 16), cada bloque de memoriacomprende:
celdas de memoria no volátil dispuestas en una pluralidad de páginas (24, 26, 28, 30), cada página tiene unadirección de página (X, Y, Z), las direcciones de página de las páginas son únicas dentro de cada bloque, ladirección de página de cada página es la misma que la página correspondiente entre bloques:
caracterizada por:
un circuito de enganche respectivo (58) para cada página que se puede operar para conectar una tensión deborrado a la página a la página que se va a borrar en respuesta a una dirección de página; y
un generador de reinicio de selección de página (504, Figuras 7, 8, 9) configurado para limitar una operación deborrado de múltiples páginas a un único bloque de memoria seleccionado en dicha memoria no volátil, el circuitogenerador de reinicio de selección de página comprende:
una entrada configurada para recibir porciones de memoria de dirección de bloque (306) de cada dirección de ungrupo de una o más direcciones de páginas que se van a borrar:
un circuito de detección de transición de dirección (334) configurado para detectar cuando son diferentes lasporciones de memoria de dirección de bloque de dos direcciones del grupo de direcciones de página;
el generador de reinicio de selección de página se puede operar para generar una salida de reinicio (516, 372) paralimitar el borrado de múltiples páginas a páginas dentro el mismo bloque al limpiar los circuitos de enganche luegode detectar que son diferentes las porciones de dirección de bloque de dos direcciones.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/CA2008/000252.
Solicitante: MOSAID TECHNOLOGIES INCORPORATED.
Nacionalidad solicitante: Canadá.
Dirección: 11 Hines Road, Suite 203 Ottawa, ON K2K 2X1 CANADA.
Inventor/es: PYEON,HONG BEOM.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G11C16/02 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 16/00 Memorias de sólo lectura programables y borrables (G11C 14/00 tiene prioridad). › programables eléctricamente.
- G11C7/24 G11C […] › G11C 7/00 Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Circuitos de protección o de seguridad para celdas de memoria, p. ej. disposiciones para impedir la lectura o la escritura involuntaria; Celdas de estado; Celdas de prueba.
- G11C8/12 G11C […] › G11C 8/00 Disposiciones para seleccionar una dirección en una memoria digital (circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Circuitos de selección de grupo, p. ej. para la selección de un bloque de memoria, la selección de un circuito integrado, la selección de una red de celdas.
- G11C8/20 G11C 8/00 […] › Circuitos de seguridad o de protección de dirección, es decir, disposiciones para impedir un acceso no autorizado o accidental.
PDF original: ES-2423283_T3.pdf
Fragmento de la descripción:
Control de decodificación con detección de transición de dirección en función de borrado de página Campo de la invención La invención se relaciona con funciones de borrado de página en memorias flash.
Antecedentes de la invención Se utiliza una función de borrado en memoria flash no volátil para restaurar el estado original de una celda flash. Debido a las limitaciones físicas de la operación de borrado, toma un largo tiempo completar la operación. La operación de borrado toma relativamente más tiempo que otras operaciones principales tales como un programa de página. Por ejemplo, cuando el tiempo de borrado es de 1.5 ms, el tiempo de programa de página puede ser de 25 us. Con una operación de borrado de bloque, se borra un bloque completo de una vez, un bloque que consiste de un grupo de páginas (filas) . Debido a esto, el borrado de bloque necesita hacer copias de seguridad de los contenidos a otro medio de memoria antes de borrar todos los contenidos del bloque seleccionado al mismo tiempo con el fin de permitir que algunos de los contenidos (ciertas páginas) sean restauradas asumiendo que se deben mantener algunos de los contenidos del bloque. Esto requiere que se incorpore otro sistema de memoria en la misma tarjeta o el mismo paquete para apoyar la restauración de datos mencionados de la memoria flash. Esto aumenta el coste total del sistema con memoria flash y hace más complicado el control de datos.
La Publicación de Patente US-A-5784327 describe un método de operación EEPROM en donde el borrado se realiza en una o más páginas en una memoria no volátil y en donde se reinician los registros después de cada borrado de página o bloque.
Resumen de la invención De acuerdo con un amplio aspecto, la invención proporciona un circuito generador de reinicio de selección de página para limitar las operaciones de borrado de múltiples páginas en una memoria no volátil, el circuito generador de reinicio de selección de página comprende: una entrada para recibir porciones de dirección de bloque de cada dirección de un grupo de una o más direcciones; un circuito de detección de transición de dirección que detecta cuando son diferentes las porciones de dirección de bloque de dos direcciones del grupo de direcciones de página; el generador de reinicio de selección de página se puede operar para generar una salida de reinicio para despejar páginas enganchadas luego de detectar que son diferentes las porciones de dirección de bloque de dos direcciones.
En algunas realizaciones, el circuito generador de reinicio de selección de página limita operaciones de borrado de múltiples páginas en una memoria no volátil que comprende memoria flash.
En algunas realizaciones, el circuito generador de reinicio de selección de página comprende adicionalmente: un primer circuito de habilitación de reinicio de selección de página permite la generación de la salida de reinicio cuando las direcciones tienen relación con la operación de borrado de múltiples páginas.
En algunas realizaciones, el circuito generador de reinicio de selección de página comprende adicionalmente: un segundo circuito de habilitación de reinicio de selección de página que permite la generación de la salida de reinicio correctamente coordinada con el enganche de direcciones en los registros de dirección principal.
En algunas realizaciones, el circuito generador de reinicio de selección de página comprende adicionalmente: un primer circuito de habilitación de reinicio de selección de página que permite la generación de la salida de reinicio cuando las direcciones de página tienen relación con la operación de borrado de múltiples páginas; un segundo circuito de habilitación de reinicio de selección de página que permite la generación de la salida de reinicio correctamente coordinada con el enganche de direcciones en los registros de dirección principal; en donde el generador de reinicio de selección de página se puede operar para generar la salida de reinicio solo cuando se habilita por el primer circuito de habilitación de reinicio de selección de página y el segundo circuito de habilitación de reinicio de selección de página.
En algunas realizaciones, el circuito de detección de transición de dirección comprende: para cada bit de una dirección de bloque de múltiples bits: a) un registro de sub-dirección de bit respectivo para registrar el bit y producir una salida de dirección registrada; b) un circuito de detección de dirección en forma de bits respectivo para detectar una transición en la salida de dirección registrada; un circuito de fusión para combinar salidas de los circuitos de detección de dirección en forma de bits.
En algunas realizaciones, cada circuito de detección de dirección en forma de bits comprende: un primer circuito para detectar generación de transiciones de dirección; un segundo circuito para detectar disminución de transiciones de dirección; un circuito para combinar salidas del primer circuito y el segundo circuito.
En algunas realizaciones, el primer circuito para detectar generación de transiciones de dirección comprende: a) un inversor y un elemento de retardo conectados juntos en secuencia; b) una compuerta NAND que tiene una primera entrada conectada para recibir una de las salidas de dirección registrada, la compuerta NAND que tiene una segunda entrada conectada para recibir una de las salidas de dirección registrada después de inversión por el inversor y retardo por el elemento de retardo; el segundo circuito para detectar disminución de transiciones de dirección comprende: a) un inversor y un elemento de retardo; b) una compuerta NAND que tiene una primera entrada conectada para recibir una de las salidas de dirección registrada después de inversión por el inversor, la compuerta NAND que tiene una segunda entrada conectada para recibir una de las salidas de dirección registrada después de retardo por el elemento de retardo.
En algunas realizaciones, para cada bit de la dirección de bloque de múltiples bits, el registro de sub-dirección de bit respectivo comprende: un enganche SR que tiene una entrada conectada para recibir el bit; un circuito de habilitación para permitir el enganche del bit al enganche SR que permite la generación de la salida de reinicio cuando las direcciones de página tienen relación con la operación de borrado de múltiples páginas.
En algunas realizaciones, el circuito generador de reinicio de selección de página comprende adicionalmente: un circuito generador de pulso de reinicio principal.
De acuerdo con otro amplio aspecto, la invención proporciona un circuito de memoria que comprende: una pluralidad de bloques de memoria, cada bloque comprende celdas de memoria no volátil dispuestas en una pluralidad de páginas; un circuito de enganche respectivo para cada página, cada página que tiene una dirección de página, las direcciones de página de las páginas son únicas dentro de cada bloque, la dirección de página de cada página es la misma que la página correspondiente entre bloques; un circuito de habilitación de bloque respectivo para cada bloque; un circuito pre-decodificador de bloque que procesa una porción de dirección de bloque de cada dirección de un comando de borrado de página al habilitar el circuito de habilitación de bloque para el bloque identificado por la porción de dirección de bloque de la dirección; un circuito pre-decodificador de página que procesa una porción de dirección de página de cada dirección de un comando de borrado de página al configurar el circuito de enganche para cada página que tiene la dirección de página identificada mediante la porción de dirección; el circuito generador de reinicio de selección de página como se resumió anteriormente; los circuitos de enganche se pueden operar adicionalmente para conectar una tensión de borrado a las páginas seleccionadas de los bloques habilitados después que se han procesado todas las direcciones del comando de borrado de página mediante el predecodificador de bloque, el pre-decodificador de página, y el circuito generador de reinicio de selección de página; en donde se evita el borrado accidental de páginas debido a una operación de borrado de múltiples páginas que se relaciona con dos o más direcciones de bloques diferentes.
En algunas realizaciones, la memoria no volátil comprende memoria flash.
En algunas realizaciones, los circuitos de enganche tienen una entrada de reinicio comúnmente conectada para recibir la salida de reinicio generada por el generador de reinicio de selección de página.
De acuerdo con otro amplio aspecto, la invención proporciona un método que comprende: para cada una de una pluralidad de direcciones... [Seguir leyendo]
Reivindicaciones:
1. Una memoria no volátil que comprende bloques de memoria (10, 12, 14, 16) , cada bloque de memoria comprende:
celdas de memoria no volátil dispuestas en una pluralidad de páginas (24, 26, 28, 30) , cada página tiene una dirección de página (X, Y, Z) , las direcciones de página de las páginas son únicas dentro de cada bloque, la dirección de página de cada página es la misma que la página correspondiente entre bloques:
caracterizada por:
un circuito de enganche respectivo (58) para cada página que se puede operar para conectar una tensión de borrado a la página a la página que se va a borrar en respuesta a una dirección de página; y
un generador de reinicio de selección de página (504, Figuras 7, 8, 9) configurado para limitar una operación de borrado de múltiples páginas a un único bloque de memoria seleccionado en dicha memoria no volátil, el circuito generador de reinicio de selección de página comprende:
una entrada configurada para recibir porciones de memoria de dirección de bloque (306) de cada dirección de un grupo de una o más direcciones de páginas que se van a borrar:
un circuito de detección de transición de dirección (334) configurado para detectar cuando son diferentes las porciones de memoria de dirección de bloque de dos direcciones del grupo de direcciones de página;
el generador de reinicio de selección de página se puede operar para generar una salida de reinicio (516, 372) para limitar el borrado de múltiples páginas a páginas dentro el mismo bloque al limpiar los circuitos de enganche luego de detectar que son diferentes las porciones de dirección de bloque de dos direcciones.
2. La memoria no volátil de la reivindicación 1 en donde la memoria no volátil es una memoria flash.
3. La memoria no volátil de la reivindicación 1 en donde el generador de reinicio de selección de página comprende adicionalmente:
un primer circuito de habilitación de reinicio de selección de página (309) configurado para habilitar la generación de la salida de reinicio cuando las direcciones tienen relación con la operación de borrado de múltiples páginas;
un segundo circuito de habilitación de reinicio de selección de página (311) configurado para habilitar la generación de la salida de reinicio correctamente coordinada con el enganche de direcciones en los registros de dirección principal; o
un primer circuito de habilitación de reinicio de selección de página (309) configurado para habilitar la generación de la salida de reinicio cuando las direcciones de página tienen relación con la operación de borrado de múltiples páginas, y un segundo circuito de habilitación de reinicio de selección de página (311) que permite la generación de la salida de reinicio correctamente coordinada con el enganche de direcciones en los registros de dirección principal, el generador de reinicio de selección de página se puede operar para generar la salida de reinicio solo cuando se habilita por el primer circuito de habilitación de reinicio de selección de página y el segundo circuito de habilitación de reinicio de selección de página.
4. La memoria no volátil de la reivindicación 1 en donde el circuito de detección de transición de dirección comprende:
para cada bit de una dirección de bloque de múltiples bits:
a) un registro de sub-dirección de bit respectivo (332) que registra el bit y produce una salida de dirección registrada;
b) un circuito de detección de transición de dirección en forma de bits respectivos (334) que detectan una transición en la salida de dirección registrada;
un circuito de fusión (340) que combina salidas del circuito de detección de transición de dirección en forma de bits.
5. La memoria no volátil de la reivindicación 4 en donde cada circuito de detección de transición de dirección en forma de bits comprende:
un primer circuito (232, 236, 240) que detecta la generación de transiciones de dirección; un segundo circuito (234, 238, 242) que detecta disminución de transiciones de dirección; un circuito (244) que combina salidas del primer circuito y el segundo circuito.
6. La memoria no volátil de la reivindicación 5 en donde: el primer circuito para detectar generación de transiciones de dirección comprende:
a) un inversor (232) y un elemento de retardo (236) conectados juntos en secuencia;
b) una compuerta NAND (240) que tiene una primera entrada conectada para recibir una de las salidas de dirección registrada, la compuerta NAND que tiene una segunda entrada conectada para recibir una de las salidas de dirección registrada después de inversión por el inversor y retardo por el elemento de retardo; y
el segundo circuito para detectar disminución de transiciones de dirección comprende:
a) un inversor (234) y un elemento de retardo (238) ;
b) una compuerta NAND (242) que tiene una primera entrada conectada para recibir una de las salidas de dirección registrada después de inversión por el inversor, la compuerta NAND tiene una segunda entrada conectada para recibir una de las salidas de dirección registrada después de retardo por el elemento de retardo.
7. La memoria no volátil de la reivindicación 4 en donde para cada bit de la dirección de bloque de múltiples bits, el registro de subdirección respectivo comprende:
un enganche de activación/reinicio (SR) (210) que tiene una entrada conectada para recibir el bit;
un circuito de habilitación (204, 212) que permite enganchar el bit al enganche SR que permite la generación de la salida de reinicio cuando las direcciones de página tienen relación con la operación de borrado de múltiples páginas.
8. La memoria no volátil de la reivindicación 5 que comprende adicionalmente: un circuito generador de pulso de reinicio principal (370) .
9. La memoria no volátil de la reivindicación 1 que comprende adicionalmente:
un circuito de habilitación de bloque respectivo (590, 710) para cada bloque;
un circuito pre-decodificador de bloque (500) que procesa una porción de dirección de bloque de cada dirección de un comando de borrado de página al habilitar el circuito de habilitación de bloque para el bloque identificado por la porción de dirección de bloque de la dirección; y
un circuito pre-decodificador de página (502) que procesa una porción de dirección de página de cada dirección de un comando de borrado de página al establecer el circuito de enganche para cada página que tiene la dirección de página identificada mediante la porción de dirección;
los circuitos de enganche se pueden operar adicionalmente para conectar una tensión de borrado a las páginas seleccionadas de los bloques habilitados después que se han procesado todas las direcciones del comando de borrado de página mediante el pre-decodificador de bloque, el pre-decodificador de página, y el circuito generador de reinicio de selección de página;
en donde se evita el borrado accidental de páginas debido a una operación de borrado de múltiples páginas que se relaciona con dos o más direcciones de bloques diferentes.
10. La memoria no volátil de la reivindicación 9 en donde:
los circuitos de enganche tienen una entrada de reinicio comúnmente conectada para recibir la salida de reinicio generada por el generador de reinicio de selección de página.
11. Un método para borrar páginas en una memoria no volátil que comprende bloques de memoria (10, 12, 14, 16) , cada bloque de memoria comprende:
celdas de memoria no volátil dispuestas en una pluralidad de páginas (24, 26, 28, 30) , cada página tiene una dirección de página (X, Y, Z) , las direcciones de página de las páginas son únicas dentro de cada bloque, la dirección de página de cada página es la misma que la página correspondiente entre bloques:
caracterizada por: para cada una de una pluralidad de direcciones de una operación de borrado de múltiples páginas que pertenecen a la memoria no volátil, cada dirección contiene una porción de dirección de bloque y una porción de dirección de página:
a) detectar si la porción de dirección de bloque difiere de aquella de una dirección previa de la pluralidad de direcciones; b) reiniciar cualesquier selecciones previas de páginas y bloques luego de detectar que la dirección de bloque difiere de aquella de una dirección previa de la pluralidad de direcciones;
c) seleccionar una página respectiva en cada una de una pluralidad de bloques; d) seleccionar una pluralidad respectiva de la pluralidad de bloques; e) seleccionar una dirección de bloque restante después de las a) , b) , c) y d) ; y f) borrar cualesquier páginas seleccionadas en el único bloque seleccionado restante.
12. El método de la reivindicación 11 que comprende adicionalmente: generar una salida de reinicio (510) para reiniciar las selecciones previas.
13. El método de la reivindicación 12 que comprende adicionalmente:
(i) recibir direcciones, cada dirección contiene una porción de bloque y una porción de dirección de página; para cada dirección recibida, determinar si la dirección es parte de una operación de borrado de página; realizar dicha detección y reinicio solo si se determina que la dirección (309) es parte de una operación de borrado
de página; o
(ii) direcciones de enganche en los registros de dirección principal;
Sincronización de (311) la generación de la salida de reinicio con el enganche de direcciones en los registros de dirección principal.
14. El método de la reivindicación 11 en donde detectar si la porción de dirección de bloque difiere de aquella de una dirección previa de la pluralidad de direcciones comprende: para cada bit de una dirección de bloque de múltiples bits:
a) registrar el bit en un registro de subdirección respectivo (332) ; b) desarrollar detección de transición de dirección en forma de bits (334) para detectar una transición en una salida del registro de sub-dirección;
combinar salidas (340) de la detección de dirección en forma de bits.
15. El método de la reivindicación 14 en donde la etapa de realizar la detección de dirección en forma de bits comprende:
detectar (240) generación de transiciones de dirección; y detectar (242) disminución de transiciones de dirección.
Flotación
Reinicio Reinicio Flotación
Flotación
Bloque0
Selección
de bloque0 Flotación
Reinicio Flotación
Selección Borrado de bloque1
Flotación
Bloque1
Selección de página
Reinicio
Elemento de Retardo
Elemento de Retardo
Elementode retardo ATD en forma de bits
Registros (Detección de de Dirección de
Dirección
Transición
Fusión ATD Pulso de Reinicio principal
(Nueva Dirección de Bloque)
Elemento de Retardo
Patentes similares o relacionadas:
Dispositivo de memoria con modo de prueba segura, del 1 de Octubre de 2018, de Winbond Electronics Corp: Un método que comprende: en un dispositivo de memoria que comprende una memoria y un controlador de memoria que opera […]
Aparato y método de operación de programa de página para dispositivos de memoria con copia de seguridad espejo de datos, del 18 de Septiembre de 2013, de MOSAID TECHNOLOGIES INCORPORATED: Aparato para controlar múltiples dispositivos de memoria interconectadosen serie, cada uno de los dispositivos de memoria […]
Envoltura y enfoque para circuitos integrados resistente a la manipulación, del 8 de Abril de 2013, de Crocus Technology, Inc: Una disposición de circuito integrado que es susceptible a la corrupción de datos debido a un campo magnéticolocal, comprendiendo la disposición […]
SISTEMA MOVIL DE KARAOKE, METODO DE ASEGURAMIENTO DE LA COMPATIBILIDAD ELECTROMAGNETICA PARA EL SISTEMA MOVIL DE KARAOKE, TRANSMISOR INALAMBRICO MOVIL PARA EL SISTEMA, CARTUCHO, METODO PARA IMPEDIR USO CARTUCHOS NO AUTORIZADOS Y METODO PREVENCION ACCESO NO SANCIONADO A SUS DATOS., del 1 de Marzo de 2005, de ROVNER, YAKOV SHOEL-BEROVICH AGADZHANOVA, MARINA ALEXEEVNA: El sistema móvil de karaoke une la señal de una entrada acústica externa tal como la voz de un cantante que interpreta una canción al micrófono con los […]
DISPOSICION DE MICROPROCESADORES CON CODIFICACION., del 1 de Junio de 2004, de INFINEON TECHNOLOGIES AG: Disposición de microprocesadores, que comprende: - una unidad central de procesamiento - otra unidad - una unidad de memoria […]
DISPOSITIVO DE COMUNICACION MOVIL QUE PRESENTA UNA MEMORIA FLASH Y UNA MEMORIA SRAM INCORPORADAS E INTEGRADAS., del 1 de Abril de 2007, de QUALCOMM INCORPORATED: Sistema de memoria flash que comprende: unas celdas de memoria flash dispuestas como un conjunto de macros flash , y unos medios […]
Banco de memoria dividido, del 12 de Febrero de 2020, de HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.: Un cartucho de impresión integrado que comprende un depósito de tinta , una matriz de chorro de fluido , un cable flexible , almohadillas […]
Memoria dinámica basada en un almacenamiento de un solo electrón, del 3 de Diciembre de 2014, de Conversant Intellectual Property Management Inc: Celda de memoria, que comprende:~ una región de canal situada entre una región de fuente y una región de drenaje , estando formadas dicha […]