Dispositivo de memoria dinámica de acceso aleatorio y método para auto-refrescar las celdas de memoria.

Un dispositivo de memoria dinámica de acceso aleatorio (abreviado DRAM) operado selectivamente en un modode auto-refresco y un modo de no auto-refresco,

comprendiendo el dispositivo DRAM:

un circuito de detección (315) para proporcionar una señal de modo de auto-refresco (315) en respuesta a laselección del modo de refresco; un circuito de oscilación (320) para producir una señal de oscilación (325); uncircuito de petición de auto-refresco (317) para proporcionar una señal de petición de auto-refresco (327) enrespuesta a la señal de modo de auto-refresco (315) y a la señal de oscilación (325); y un circuito dedireccionamiento de refresco (329) para proporcionar una dirección de refresco (333) de celdas DRAM a serrefrescadas en respuesta a la señal de petición de auto-refresco (327); caracterizado porque dicho circuito deoscilación (320) produce dicha señal de oscilación (325) en respuesta a una señal de indicación dealimentación DRAM (319).

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/CA2006/001688.

Solicitante: MOSAID TECHNOLOGIES INCORPORATED.

Nacionalidad solicitante: Canadá.

Dirección: 11 Hines Road, Suite 203 Ottawa, ON K2K 2X1 CANADA.

Inventor/es: OH,HakJune.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G11C11/406 SECCION G — FISICA.G11 REGISTRO DE LA INFORMACION.G11C MEMORIAS ESTATICAS (registro de la información basado en un movimiento relativo entre el soporte de registro y el transductor G11B; dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/115; técnica del impulso en general H03K, p. ej. conmutadores electrónicos H03K 17/00). › G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad). › Organización o control de los ciclos de de refresco o de regeneración de la carga.

PDF original: ES-2386368_T3.pdf

 


Fragmento de la descripción:

Dispositivo de memoria dinámica de acceso aleatorio y método para auto-refrescar las celdas de memoria.

CAMPO TÉCNICO La presente invención se refiere en general a un circuito integrado semiconductor y en particular a un dispositivo de memoria dinámica de acceso aleatorio con una función de auto-refresco y a un método para auto-refrescar las celdas de almacenamiento de datos de una memoria dinámica de acceso aleatorio.

INFORMACIÓN DE ANTECEDENTES El documento US 5, 943, 280, en el que está basado el preámbulo de la reivindicación 1, describe un dispositivo de memoria de semiconductor que puede ser comprobado mientras que selecciona líneas de palabra sucesivamente a gran velocidad. Cuando es instruido un modo de operación especial, un circuito de oscilación de comprobación, que opera con un ciclo más corto que un circuito de oscilación de refresco que especifica el ciclo de auto-refresco, es activado de acuerdo con una señal de selección de dirección de fila externa. La señal de selección de dirección de fila interna es proporcionada a una circuitería (circuitos) de control relativo a filas vía un selector. Una señal de selección de dirección de fila interna puede hacerse activa en un ciclo más corto que el ciclo de la señal de selección de dirección de fila externa para llevar a cabo la selección de fila. Una fila es seleccionada con un ciclo más corto que el ciclo de transición de una señal externa.

El documento JP 07 235177 se refiere en general a una memoria de semiconductor en la que la corriente de funcionamiento es reducida disponiendo un circuito dedicado a auto-refresco. Un circuito de auto-refresco tiene un detector, un oscilador, un cerrojo y una fuente de alimentación. El detector produce una señal de detección (RE) después de que ha transcurrido un tiempo de detección desde que se produjo una señal de fila (inversa de RAS) seguida por una bajada de una señal de columna (inversa de CAS) y produce una señal de activación GE después de que ha transcurrido un tiempo de ajuste más corto que el tiempo de detección. El cerrojo produce una señal de inicio (inversa de ST) cuando la (inversa de RAS) pasa a un nivel L y la señal GE pasa a un nivel H. La fuente de alimentación produce un voltaje de alimentación Vosc basado en la señal (ST) basada en el voltaje de alimentación VDD. El oscilador es activado a partir de la señal (RE) y produce una señal de reloj (ADDCLK) basada en el voltaje de alimentación Vosc.

En los dispositivos de circuito integrado de memoria dinámica de acceso aleatorio (DRAM) , las matrices de celdas DRAM están típicamente dispuestas en filas y columnas, de manera que una celda DRAM particular es direccionada especificando su fila y columna dentro de la matriz. Una línea de palabra conecta una fila de celdas a un conjunto de amplificadores sensores de línea de bits que detectan los datos en las celdas. En una operación de lectura, un subconjunto de los datos en los amplificadores sensores es entonces elegido, o “seleccionado por columna” para la salida. Las celdas DRAM son ”dinámicas” en el sentido de que los datos almacenados, típicamente en forma de condensadores de almacenamiento cargados y descargados, se disiparán tras un periodo de tiempo relativamente corto. Así, para retener la información, los contenidos de las celdas DRAM deben ser refrescados. El estado cargado

o descargado del condensador de almacenamiento debe ser reaplicado a una celda de memoria individual de un modo repetitivo. La cantidad máxima de tiempo permisible entre las operaciones de refresco es determinada por las capacidades de almacenamiento de carga de los condensadores que forman la matriz de celdas DRAM. Los fabricantes de DRAM especifican típicamente un tiempo de refresco durante el que garantizan la retención de los datos en las celdas DRAM.

Una operación de refresco es similar a una operación de lectura, pero no se producen datos. La detección de los datos en las celdas por los amplificadores sensores es seguida por una operación de restauración que tiene como resultado que los datos son rescritos en las celdas. Los datos son, por tanto, “refrescados”. La operación de refresco es realizada activando una línea de palabra según una dirección de fila y activando un amplificador sensor. Además, la operación de refresco puede ser realizada operando el amplificador sensor sin recibir una dirección de refresco externa. En este caso, un contador de direcciones de refresco que esté integrado en un chip DRAM genera una dirección de fila inmediatamente después de recibir una dirección de inicio externa.

La operación de refresco se puede clasificar en “refresco automático” y “auto-refresco”. La operación de refresco automático se produce cuando durante la operación del chip, es generada y recibida periódicamente una orden de refresco. Durante el refresco automático la recepción de otras órdenes por el chip es interrumpida y se realiza el refresco. Después, al chip se le permite recibir y ejecutar las otras órdenes. La función de auto-refresco se refiere a la realización de operaciones de refresco dentro de la DRAM cuando ésta está en modo de espera para retener los datos escritos en sus celdas de memoria.

Para realizar la operación de auto-refresco, son establecidas lecturas internas sistemáticas de los datos de las celdas y la reescritura de dichos datos para prevenir pérdidas de datos cuando el chip está operando en el modo llamado “inactivo” (sleep) . Un temporizador interno controla la frecuencia de auto-refresco. La circuitería de control de auto-refresco está formada por un oscilador interno, un divisor de frecuencia y un bloque de petición de recuento de refresco. Puede ser incluida circuitería para monitorizar la temperatura y controlar la tasa de refresco variable. En

los circuitos integrados dinámicos de DRAM conocidos que tienen una función de auto-refresco, un modo de operación es conmutado automáticamente a un modo de auto-refresco para realizar auto-refresco cuando sea necesario.

La patente norteamericana 4, 636, 989 otorgada a Ikuzaki el 13 de enero de 1987 describe una memoria dinámica de acceso aleatorio de tecnología MOS que tiene un circuito de refresco automático. En la memoria, un generador de reloj genera pulsos de reloj de refresco cuando no es producida la señal de selección de dirección. La patente norteamericana 5, 365, 487 otorgada a Patel et al. el 15 de noviembre de 1994 describe una DRAM con gestión de auto-refresco. La patente norteamericana 5, 862, 093 otorgada a Sakakibara el 19 de enero de 1999 describe un dispositivo de memoria dinámica con señales de temporización de refresco generadas para detectar el tiempo relevante para realizar el auto-refresco.

Para obtener circuitos integrados de alta velocidad de operación y alta densidad, los procesos CMOS muy por debajo de una micra, tales como 90 nm, 45 nm, han sido introducidos e implementados en muchos dispositivos de CI semiconductores. Para aquellos procesos muy por debajo de la micra, los transistores MOS se han reducido proporcionalmente (es decir, tienen dimensiones de transistor mínimas reducidas) y el voltaje umbral Vth de los transistores ha disminuido. No obstante, el voltaje umbral reducido tiene como resultado corrientes de fuga significativas en el estado por debajo del umbral (es decir, hay corriente de fuga cuando el voltaje en la puerta del transistor está por debajo de un voltaje umbral) y por tanto los CI semiconductores basados en tales voltajes de umbral reducido consumen más energía en la operación normal, así como en un modo de operación de ahorro de energía. Puesto que una celda DRAM incluye un transistor de acceso de tamaño mínimo para acoplar el condensador de almacenamiento a una línea de bits, la carga almacenada puede perderse rápidamente del condensador de almacenamiento. Por tanto, son necesarias operaciones de “auto-refresco” más frecuentes.

Los circuitos integrados (CI) semiconductores son cada vez más pequeños para alojar más transistores en un único chip y conseguir velocidades de operación más altas. Sin embargo, los transistores de tipo CMOS más pequeños y más rápidos tienen corrientes de fuga mayores y esta cuestión de la corriente de fuga se está convirtiendo en un desafío de diseño serio en los dispositivos con tecnología de nanómetros. Para reducir el consumo de energía en espera de los dispositivos DRAM, es previsto un modo “inactivo” de la lógica de control externa de... [Seguir leyendo]

 


Reivindicaciones:

1. Un dispositivo de memoria dinámica de acceso aleatorio (abreviado DRAM) operado selectivamente en un modo de auto-refresco y un modo de no auto-refresco, comprendiendo el dispositivo DRAM:

un circuito de detección (315) para proporcionar una señal de modo de auto-refresco (315) en respuesta a la selección del modo de refresco; un circuito de oscilación (320) para producir una señal de oscilación (325) ; un circuito de petición de auto-refresco (317) para proporcionar una señal de petición de auto-refresco (327) en respuesta a la señal de modo de auto-refresco (315) y a la señal de oscilación (325) ; y un circuito de direccionamiento de refresco (329) para proporcionar una dirección de refresco (333) de celdas DRAM a ser refrescadas en respuesta a la señal de petición de auto-refresco (327) ; caracterizado porque dicho circuito de oscilación (320) produce dicha señal de oscilación (325) en respuesta a una señal de indicación de alimentación DRAM (319) .

2. El dispositivo DRAM según la reivindicación 1, en el que el circuito de oscilación comprende:

un oscilador de marcha libre para producir la señal de oscilación, comenzando el oscilador de marcha libre la producción de la señal de oscilación en respuesta a una señal de alimentación.

3. El dispositivo DRAM según la reivindicación 2, en el que:

el circuito de detección activa y desactiva la señal de modo de auto-refresco en respuesta a una entrada en el modo de auto-refresco y una salida del mismo, respectivamente, activando y desactivando el circuito de petición de auto-refresco la señal de petición de auto-refresco en respuesta a la entrada y a la salida del modo de auto-refresco, respectivamente.

4. El dispositivo DRAM según la reivindicación 3, en el que:

el circuito de detección activa la señal de modo de auto-refresco para que esté en los estados “alto” y “bajo”, en respuesta al modo de auto-refresco y al modo de no auto-refresco, respectivamente.

5. El dispositivo DRAM según la reivindicación 4, en el que:

el circuito de oscilación produce una señal de pulsos que tiene estados lógicos “alto” y “bajo” como la señal de oscilación, produciéndose las transiciones de estado lógico de la señal de oscilación con independencia de los estados lógicos de la señal de modo de auto-refresco.

6. El dispositivo DRAM según la reivindicación 5, en el que el circuito de petición de auto-refresco comprende:

un circuito lógico para combinar lógicamente la señal de modo de auto-refresco y la señal de oscilación para proporcionar una señal de salida combinada lógicamente como la señal de petición de auto-refresco.

7. El dispositivo DRAM según la reivindicación 6, en el que:

el circuito lógico proporciona la señal de petición de auto-refresco en respuesta a la transición del estado lógico “bajo” al estado lógico “alto” de la señal de oscilación, cuando el estado lógico de la señal de modo de auto-refresco es “alto”.

8. El dispositivo DRAM según la reivindicación 7, en el que:

el circuito lógico cesa de proporcionar la señal de petición de auto-refresco cuando el estado lógico de la señal de modo de auto-refresco es “bajo”.

9. El dispositivo DRAM según la reivindicación 6, en el que el circuito lógico comprende:

un circuito de arbitraje para arbitrar un conflicto de temporización de señal entre la señal de modo de autorefresco y la señal de oscilación, cuando se solapan los estados lógicos “alto” de la señal de modo de autorefresco y la señal de oscilación.

10. El dispositivo DRAM según la reivindicación 9, en el que:

cuando los estados lógicos “alto” de la señal de modo de auto-refresco y la señal de oscilación se solapan, el circuito lógico proporciona la señal de petición de auto-refresco, en respuesta a una transición subsiguiente desde el estado lógico “bajo” al estado lógico “alto” de la señal de oscilación.

11. El dispositivo DRAM según la reivindicación 10, en el que:

cuando los estados lógicos “alto” de la señal de modo de auto-refresco y la señal de oscilación se solapan, el 5 circuito lógico cesa de proporcionar la señal de petición de auto-refresco, en respuesta a una transición subsiguiente desde el estado lógico “alto” al estado lógico “bajo” de la señal de oscilación.

12. El dispositivo DRAM según la reivindicación 9, en el que el circuito de arbitraje comprende:

un circuito cerrojo que incluye primera y segunda basculas en cascada, teniendo cada una de dichas básculas entradas de posición y reposición, respondiendo las entradas de posición y reposición de la primera bascula a la señal de modo de auto-refresco y la señal de oscilación, respectivamente, respondiendo las entradas de posición y reposición de la segunda bascula a una salida de la primera bascula y la señal de oscilación, respectivamente, provocando la salida de la segunda bascula que sea proporcionada la señal de

petición de auto-refresco.

13. El dispositivo DRAM según la reivindicación 12, en el que el circuito lógico comprende además:

una puerta Y para combinar lógicamente la señal de salida de la segunda báscula y la señal de oscilación 20 para producir la señal combinada lógicamente como la señal de petición de auto-refresco.

14. Un método para auto-refrescar un dispositivo de memoria dinámica de acceso aleatorio, abreviado DRAM, que tiene celdas de memoria operadas en un modo de auto-refresco y un modo de no auto-refresco, comprendiendo el método:

proporcionar una señal de modo de auto-refresco (315) que sea activada o desactivada en el modo de autorefresco y el modo de no auto-refresco, respectivamente; producir una señal de oscilación (325) independiente de la señal de modo de auto-refresco, en respuesta a una señal de indicación de alimentación de la DRAM (319) ; proporcionar una señal de petición de auto-refresco (327) en respuesta a la señal de modo

de auto-refresco (315) y la señal de oscilación (325) ; y proporcionar una señal de dirección (333) en respuesta a la señal de petición de auto-refresco (327) para refrescar las celdas de memoria relevantes de una línea de palabra seleccionada por la señal de dirección.

15. El método según la reivindicación 14, que comprende además:

cesar de proporcionar una señal de petición de auto-refresco en respuesta a la señal de modo de autorefresco y la señal de oscilación.

16. El método según la reivindicación 15, en el que:

la etapa de proporcionar una señal de modo de auto-refresco comprende proporcionar una señal de modo de auto-refresco que tenga estados lógicos “alto” y “bajo”; la etapa de producir una señal de oscilación comprende producir una señal de oscilación que tenga los estados lógicos “alto” y “bajo”; y la etapa de proporcionar una señal de petición de auto-refresco comprende proporcionar una señal de petición de auto

45 refresco en respuesta a los estados lógicos de la señal de modo de auto-refresco y la señal de oscilación.

17. El método según la reivindicación 16, en el que la etapa de proporcionar una señal de petición de auto-refresco comprende:

50 arbitrar una temporización para proporcionar la señal de petición de auto-refresco en base a los estados lógicos en el caso en que la señal de modo de auto-refresco y la señal de oscilación estén en los estados lógicos “alto”.

18. El método según la reivindicación 17, en el que la etapa de arbitrar una temporización comprende:

55 en un caso en el que una transición de subida de la señal de modo de auto-refresco sea anterior a la de la señal de oscilación, proporcionar la señal de auto-refresco en respuesta a una transición de elevación subsiguiente de la señal de oscilación.

60 19. Él método según la reivindicación 17, en el que la etapa de arbitrar una temporización comprende:

en un caso en el que una transición de subida de la señal de oscilación sea anterior a la de la señal de modo de auto-refresco, cesar la producción de la señal de auto-refresco en respuesta a una transición de bajada subsiguiente de la señal de oscilación.


 

Patentes similares o relacionadas:

Arquitectura de DRAM de alta velocidad con una latencia de acceso uniforme, del 16 de Julio de 2014, de Conversant Intellectual Property Management Inc: Memoria Dinámica de Acceso Aleatorio (DRAM) que comprende: una celda de memoria acoplada a un par de líneas de bit y a una línea de palabra; un dispositivo […]

Lectura de registro para memoria volátil, del 3 de Octubre de 2012, de QUALCOMM INCORPORATED: Un procedimiento de lectura de datos de un módulo SDRAM (RAM, Memoria de Acceso Dinámico Síncrona), no estando almacenados tales datos en una matriz DRAM […]

PROCEDIMIENTO Y SISTEMA PARA MINIMIZAR EL IMPACTO DE LAS OPERACIONES DE REFRESCO SOBRE EL RENDIMIENTO DE MEMORIAS VOLÁTILES, del 30 de Marzo de 2011, de QUALCOMM INCORPORATED: Un sistema de memoria que comprende: una memoria volátil ; un contador de refrescos configurado para supervisar un número de refrescos anticipados […]

CIRCUITO PROCESADOR CON REGENERACION DE MEMORIA., del 16 de Octubre de 1999, de SIEMENS AKTIENGESELLSCHAFT: LA PRESENTE INVENCION SE REFIERE A UN CIRCUITO PROCESADOR CON UN PROCESADOR Y COMPONENTES DE MEMORIA, LOS COMPONENTES DE MEMORIA ESTAN CONFIGURADOS […]

MEMORIA DINAMICA DE CIRCUITO INTEGRADO, del 16 de Noviembre de 1987, de AMERICAN TELEPHONE AND TELEGRAPH COMPANY: MEMORIA DINAMICA PARA CIRCUITO INTEGRADO. CONSTA DE CELULAS DE MEMORIA DISPUESTAS EN FILAS Y COLUMNAS; DE MEDIOS DE DECODIFICACION DE FILAS […]

UNA INSTALACION INFORMATICA MULTIPROCESADORA, QUE PUEDE APLICARSE A APARATOS DE VIGILANCIA, del 16 de Mayo de 1986, de THOMSON-CSF: INSTALACION INFORMATICA MULTIPROCESADORA UTILIZABLE EN APARATOS DE VIGILANCIA. CONSTA DE: MICROPROCESADOR QUE TIENE UN CONTADOR ORDINAL ; UNOS CANALES DE DIRECCIONES […]

UN DISPOSITIVO GENERADOR DE REFRESCO PARA UNA MEMORIA DE ACCESO ALEATORIO DINAMICA EN UNA INSTALACION DE TRATAMIENTO DE DATOS, del 1 de Noviembre de 1985, de INTERNATIONAL BUSINESS MACHINES CORPORATION: DISPOSITIVO GENERADOR DE REFRESCO PARA UNA MEMORIA DE ACCESO ALEATORIO DINAMICA, EN UNA INSTALACION DE TRATAMIENTO DE DATOS. COMPRENDE UNOS PRIMEROS MEDIOS […]

SISTEMA Y PROCEDIMIENTO PARA REDUCIR EL CONSUMO DE POTENCIA DE RAM DINÁMICA A TRAVÉS DE LA UTILIZACIÓN DE INDICADORES DE DATOS VÁLIDOS, del 27 de Febrero de 2012, de QUALCOMM INCORPORATED: Un procedimiento de refresco de una matriz DRAM organizada como una pluralidad de unidades de memoria refrescables de manera independiente, que comprende: […]

Otras patentes de MOSAID TECHNOLOGIES INCORPORATED