SISTEMA DE SEGURIDAD CONTRA ATAQUES POR MARTILLEO DE FILAS; MEMORIA; MÉTODOS.
La invención se refiere a un sistema de seguridad contra ataques por martilleo de filas que monitorea filas adyacentes para generar alertas que determinan acciones de mitigación aplicable a cualquier memoria dinámica de acceso aleatorio.
En una de las modalidades el tamaño de las celdas de monitoreo es el mismo que de las celdas de almacenamiento, en donde las celdas de monitoreo emulan un efecto del doble de la capacitancia, haciendo a la celda de monitoreo menos susceptible a corrientes de fuga. En otra modalidad, el tamaño de la celda de monitoreo es distinto al de la celda de almacenamiento, lo que hará a dicha celda más susceptible ante las corrientes de fuga y permitirá una detección temprana del ataque de martilleo por filas, para que el controlador de la memoria de acceso aleatorio tome las acciones pertinentes, como el refresco de la memoria.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/IB2019/059898.
Solicitante: UNIVERSIDAD INDUSTRIAL DE SANTANDER.
Nacionalidad solicitante: Colombia.
Dirección: Carrera 27 Calle 9 Ciudad Universitaria Bucaramanga, COLOMBIA.
Inventor/es: AMAYA BELTRÁN,Andrés Felipe, ROA FUENTES,Élkim Felipe, GÓMEZ,Héctor.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G11C11/406 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad). › Organización o control de los ciclos de de refresco o de regeneración de la carga.
- G11C29/52 G11C […] › G11C 29/00 Verificación del funcionamiento correcto de memorias; Ensayo de memorias durante su funcionamiento fuera de línea (offline")o en espera ("standby"). › Protección de los contenidos de la memoria; Detección de errores en los contenidos de la memoria.
Patentes similares o relacionadas:
Dispositivos de memoria y procedimientos de operación de los mismos, del 4 de Diciembre de 2019, de Winbond Electronics Corp: Un dispositivo de memoria, siendo el dispositivo de memoria una memoria dinámica de acceso aleatorio, DRAM, y que […]
Sincronización de actualización automática dirigida, del 5 de Junio de 2019, de QUALCOMM INCORPORATED: Un procedimiento, mediante un módulo de memoria y un controlador , de actualización de una pluralidad de bancos de memoria , que comprende: aceptar […]
Arquitectura de DRAM de alta velocidad con una latencia de acceso uniforme, del 16 de Julio de 2014, de Conversant Intellectual Property Management Inc: Memoria Dinámica de Acceso Aleatorio (DRAM) que comprende:
una celda de memoria acoplada a un par de líneas de bit y a una línea de palabra;
un dispositivo […]
Lectura de registro para memoria volátil, del 3 de Octubre de 2012, de QUALCOMM INCORPORATED: Un procedimiento de lectura de datos de un módulo SDRAM (RAM, Memoria de Acceso Dinámico Síncrona), no estando almacenados tales datos en una matriz DRAM […]
Dispositivo de memoria dinámica de acceso aleatorio y método para auto-refrescar las celdas de memoria, del 25 de Abril de 2012, de MOSAID TECHNOLOGIES INCORPORATED: Un dispositivo de memoria dinámica de acceso aleatorio (abreviado DRAM) operado selectivamente en un modode auto-refresco y un modo de no auto-refresco, […]
PROCEDIMIENTO Y SISTEMA PARA MINIMIZAR EL IMPACTO DE LAS OPERACIONES DE REFRESCO SOBRE EL RENDIMIENTO DE MEMORIAS VOLÁTILES, del 30 de Marzo de 2011, de QUALCOMM INCORPORATED: Un sistema de memoria que comprende: una memoria volátil ; un contador de refrescos configurado para supervisar un número de refrescos anticipados […]
CIRCUITO PROCESADOR CON REGENERACION DE MEMORIA., del 16 de Octubre de 1999, de SIEMENS AKTIENGESELLSCHAFT: LA PRESENTE INVENCION SE REFIERE A UN CIRCUITO PROCESADOR CON UN PROCESADOR Y COMPONENTES DE MEMORIA, LOS COMPONENTES DE MEMORIA ESTAN CONFIGURADOS […]
SISTEMA Y PROCEDIMIENTO PARA REDUCIR EL CONSUMO DE POTENCIA DE RAM DINÁMICA A TRAVÉS DE LA UTILIZACIÓN DE INDICADORES DE DATOS VÁLIDOS, del 27 de Febrero de 2012, de QUALCOMM INCORPORATED: Un procedimiento de refresco de una matriz DRAM organizada como una pluralidad de unidades de memoria refrescables de manera independiente, que comprende: […]