CIRCUITO PROCESADOR CON REGENERACION DE MEMORIA.
LA PRESENTE INVENCION SE REFIERE A UN CIRCUITO PROCESADOR CON UN PROCESADOR (1) Y COMPONENTES (4,
5) DE MEMORIA, LOS COMPONENTES (4,5) DE MEMORIA ESTAN CONFIGURADOS AL MENOS PARCIALMENTE COMO DRAMS (5), CUYO CONTENIDO DE MEMORIA PUEDE SER RENOVADO DE NUEVO, COMO MAS TARDE DESPUES DE UN TIEMPO DE PERMANENCIA DE MEMORIA, MEMORIA SOLO PUEDE CONSEGUIRSE, SI EL PROCESADOR (1) NO ACCEDE SOBRE UN BUS (3) DE CONEXION. PARA GARANTIZAR QUE EL CONTENIDO DE LA MEMORIA SE RENUEVA DE NUEVO, COMO MAS TARDE DESPUES DEL TIEMPO DE PERMANENCIA DE MEMORIA ESTABLECIDO, EL CIRCUITO DISPONE DE UN TEMPORIZADOR (17), QUE ES ACTIVADO POR EL PROCESADOR (1) EN AL MENOS UNA PARTE DEL ACCESO DEL PROCESADOR (1) SOBRE EL BUS (3) DE CONEXION. EL TEMPORIZADOR (17) AVISA AL PROCESADOR (1) DEL TRANSCURSO DE UN TIEMPO DE ESPERA, QUE ES MAS PEQUEÑO O IGUAL AL TIEMPO DE PERMANENCIA DE MEMORIA, CUANDO EL ACCESO AL BUS NO ESTA CONECTADO AUN DESPUES DEL DESARROLLO DEL TIEMPO DE ESPERA. PARA ELLO EL PROCESADOR (1) PUEDE INTERRUMPIR EL ACCESO AL BUS, Y PUEDE CONSEGUIR UNA RENOVACION DEL CONTENIDO DE MEMORIA DEL DRAMS (5).
Tipo: Resumen de patente/invención.
Solicitante: SIEMENS AKTIENGESELLSCHAFT.
Nacionalidad solicitante: Alemania.
Dirección: WITTELSBACHERPLATZ 2,80333 MUNCHEN.
Inventor/es: FREIMUTH, FRANZ, DIPL.-ING., KASTL, STEFAN, DIPL.-ING.
Fecha de Publicación: .
Fecha Concesión Europea: 2 de Junio de 1999.
Clasificación Internacional de Patentes:
- G06F13/16 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de procesamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › para el acceso al bus de memoria (G06F 13/28 tiene prioridad).
- G11C11/406 G […] › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad). › Organización o control de los ciclos de de refresco o de regeneración de la carga.
Patentes similares o relacionadas:
Circuito integrado foto-repetido con compensación de retardos de propagación de señal, especialmente de señales de reloj, del 22 de Julio de 2020, de Pyxalis: Circuito integrado que comprende N patrones adyacentes, todos idénticos, que corresponden a N circuitos parciales adyacentes idénticos (C1, C2, C3) de rango i = 1 a […]
Técnicas de ahorro de energía para sistemas de memoria, del 22 de Abril de 2020, de QUALCOMM INCORPORATED: Un procesador central , que comprende: una interfaz de capa física, PHY, configurada para acoplarse a una pluralidad de carriles de datos de un […]
Método y dispositivo para procesar datos, del 12 de Junio de 2019, de ZTE CORPORATION: Un método para procesar datos, que comprende: después de recibir datos introducidos por un bus de datos, de acuerdo con una indicación de destino de los datos y una indicación […]
Sincronización de actualización automática dirigida, del 5 de Junio de 2019, de QUALCOMM INCORPORATED: Un procedimiento, mediante un módulo de memoria y un controlador , de actualización de una pluralidad de bancos de memoria , que comprende: aceptar […]
Memoria configurada para proporcionar acceso simultáneo de lectura/escritura a múltiples bancos, del 19 de Febrero de 2019, de QUALCOMM INCORPORATED: Un dispositivo, que comprende: una memoria de múltiples bancos con al menos bancos de memoria primero y segundo ; al menos controladores […]
Controlador de acceso a memoria, sistemas y procedimientos para optimizar los tiempos de acceso a memoria, del 9 de Enero de 2019, de QUALCOMM INCORPORATED: Un controlador de memoria , que comprende: un controlador configurado para acceder al menos a una ubicación de memoria correspondiente […]
Esquema de interfaz de DDR de un único canal y de doble canal híbrida mediante intercalado de las señales de dirección/control durante el funcionamiento de doble canal, del 21 de Septiembre de 2018, de QUALCOMM INCORPORATED: Una estructura de memoria, que comprende: un controlador de memoria configurado para recibir una señal de reloj y para ser […]
Un circuito para compartir memoria, del 3 de Enero de 2018, de LSIS Co., Ltd: Un circuito para compartir memoria para compartir una memoria de un controlador para un sistema de energía eléctrica, el circuito para compartir […]