CIP 2015 : G06F 13/42 : Protocolo de transferencia para bus, p. ej. interbloqueo; Sincronización.

CIP2015GG06G06FG06F 13/00G06F 13/42[2] › Protocolo de transferencia para bus, p. ej. interbloqueo; Sincronización.

Notas[t] desde G01 hasta G12: INSTRUMENTOS

G SECCION G — FISICA.

G06 COMPUTO; CALCULO; CONTEO.

G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N).

G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de tratamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16).

G06F 13/42 · · Protocolo de transferencia para bus, p. ej. interbloqueo; Sincronización.

CIP2015: Invenciones publicadas en esta sección.

Bus global de sensores.

(21/12/2018) Un procedimiento realizado en una interfaz de comunicación de datos, que comprende: transmitir un primer comando a una pluralidad de dispositivos acoplados a un bus en serie mientras el bus en serie se hace funcionar en un primer modo de funcionamiento, en el que el primer comando se transmite de acuerdo con un primer protocolo para hacer que el bus en serie se haga funcionar en un segundo modo de funcionamiento; comunicarse con un primer dispositivo de la pluralidad de dispositivos de acuerdo con un segundo protocolo mientras el bus en serie se hace funcionar en el segundo modo de funcionamiento; y transmitir un segundo comando a la pluralidad de dispositivos de acuerdo con el primer protocolo para terminar el segundo modo de funcionamiento, en el que la comunicación con el primer dispositivo…

Módulo de control para gestión de múltiples recursos de señales mixtas.

(18/12/2018) Un módulo, designado por la presente como Configuración, Captura, Proceso y Exploración, definido posteriormente como módulo de SCPS, que comprende: - un submódulo de intérprete; y - un módulo de banco de registros que comprende: - un registro de instrucción para almacenar la última instrucción válida; - un registro de estado para almacenar el estado de acción actual de la instrucción; - un registro de estado para almacenar el estado interno de dicho módulo de SCPS; - un registro de dirección de grupo para almacenar la dirección de grupo de dicho módulo de SCPS; - un registro de dirección de miembro para almacenar la dirección específica en el grupo de dicho módulo de SCPS; - un…

GPIO virtual híbrida.

(12/12/2018) Un circuito integrado que comprende: un primer procesador ; una pluralidad de registros de señales de mensajería , en donde el primer procesador está configurado para escribir un conjunto de transmisión de señales de mensajería en los registros de señales de mensajería; una pluralidad de clavijas de GPIO ; una interfaz de GPIO configurada para recibir un primer conjunto de señales desde el primer procesador y para transmitir una parte del primer conjunto de señales como señales de GPIO a un procesador remoto por la pluralidad de clavijas de GPIO; una clavija de transmisión dedicada ; y una máquina de estados…

Sistema informático, método para acceder a un terminal de interconexión de componentes periféricos exprés y equipo.

(26/10/2018) Un proxy de acceso, en donde el proxy de acceso se aplica a un sistema informático, el sistema informático comprende un procesador y un bus de interconexión de componentes periféricos exprés, PCIe, y el bus PCIe está conectado, al menos, a un terminal PCIe ; el proxy de acceso está conectado al procesador y al terminal PCIe ; y el proxy de acceso está configurado para recibir desde el procesador una solicitud de acceso al terminal PCIe y devolverle al procesador un mensaje de respuesta a la solicitud de acceso con el fin de permitir que el procesador determine si se ha completado la tarea correspondiente a la solicitud de acceso, acceder al terminal PCIe de acuerdo con la solicitud de acceso, enviarle al procesador un primer mensaje de notificación o un segundo…

Dispositivo periférico, dispositivo anfitrión y método de procesamiento.

(01/10/2018). Solicitante/s: SONY CORPORATION. Inventor/es: SUZUKI, MITSUHIRO, IGARASHI,GO, MURATA,YASUNOBU, ASADA,KOHEI, ITABASHI,TETSUNORI.

Un dispositivo periférico que comprende: un enchufe macho que tiene múltiples terminales y configurado para insertarse, de forma extraíble, en un enchufe hembra de un dispositivo anfitrión ; al menos un procesador acoplado a un primer terminal (P1 a P N) del enchufe macho , el al menos un procesador configurado para transmitir y/o recibir datos multiplexados mediante el primer terminal (P1 a P N); una unidad de detección acoplada al primer terminal (P1 a P N) y configurada para detectar, cuando el enchufe macho se inserta en el enchufe hembra , si el dispositivo anfitrión puede manejar los datos multiplexados; y una unidad de conmutación de función acoplada a al menos un segundo terminal (P n) del enchufe macho y configurada para asignar una función eléctrica al segundo terminal (P n).

PDF original: ES-2684022_T3.pdf

Método para intercambiar controles a través de un disco USB y dispositivos relativos que permiten la implementación del mismo.

(21/03/2018) Sistema en tiempo real para la memorización bidireccional y transmisión de los controles y datos para un procesador en el proceso de E/S, con periféricos serie externos tales como tabletas gráficas y/o digitalizadoras para la firma escrita a mano, caracterizado por que usa un medio externo para la memorización de datos estáticos para constituir una memoria intermedia de transmisión que puede operar con la unidad periférica serie y verse como un disco virtual extraíble de "unidad USB", en tal medio externo habiendo configurado únicamente un fichero constituido como una sucesión secuencial lineal de…

SISTEMA INHIBIDOR DE ATAQUES HARDWARE EN UN BUS I2C, MODULO ESCLAVO Y RED QUE LO COMPRENDE.

(30/11/2017). Solicitante/s: UNIVERSIDAD DE HUELVA. Inventor/es: GOMEZ GALAN,JUAN ANTONIO, SÁNCHEZ RAYA,Manuel, GÓMEZ BRAVO,Fernando, JIMÉNEZ NAHARRO,Raúl, MEDINA GARCIA,Jonatan.

Un sistema inhibidor de ataques hardware para un módulo esclavo en un buses I2C que incluye detector para detectar el inicio de comunicación en la línea de datos SDA y para generar una señal de inicialización; un oscilador para generar una señal de reloj independiente; un medidor para medir automáticamente la frecuencia de la señal de sincronización SCL y para compararla con la señal de reloj del oscilador y para generar una señal indicando la existencia de ataque; un dispositivo de respuesta configurado para recibir la señal indicando la existencia de ataque y para regenerar la línea SCL a partir de la señal del dispositivo oscilador.

Vehículo ferroviario con al menos un dispositivo de seguridad según una norma nacional y con un dispositivo para vehículos de tipo etcs, y procedimiento para operar el vehículo ferroviario.

(15/11/2017). Solicitante/s: SIEMENS AKTIENGESELLSCHAFT. Inventor/es: SIMON,FRANK.

Vehículo ferroviario con por lo menos un dispositivo de protección de trenes de acuerdo con una norma nacional y un dispositivo para vehículos de tipo ETCS con una pantalla en el puesto del conductor con una interfaz para introducir datos operativos mediante la interfaz para el por lo menos un dispositivo de protección de trenes , caracterizado porque el dispositivo de protección de trenes está configurado de manera tal que en el marco de la introducción de los datos operativos genere e indique en la pantalla en el puesto del conductor , una consulta por un código de identificación de un responsable del mantenimiento de la condición operativa y, en caso de una respuesta correcta a la consulta, genere en la pantalla en el puesto del conductor una consulta por datos técnicos relacionados con el mantenimiento, y posibilite la introducción de datos de ajuste para el dispositivo de protección de trenes en la pantalla en el puesto del conductor.

PDF original: ES-2659972_T3.pdf

Nodo eléctrico para buses de conexión en cadena con transmisión de datos en serie y transmisión concurrente de energía eléctrica.

(09/08/2017) Nodo eléctrico para la formación de buses de conexión en cadena con transmisión simultánea de datos en serie y transmisión de potencia, que comprende a) un primer conector , que comprende un primer y un segundo contacto para transmisión de potencia de entrada y un tercer contacto para transmisión de datos de entrada en serie; b) un segundo conector , que comprende un primer y un segundo contacto para transmisión de potencia de salida y un tercer conector transmisión de datos de salida en serie; c) un tercer conector para un cable multipolar, que comprende un primer y un segundo contacto para el suministro de energía a un punto de uso eléctrico/electrónico; y d) un dispositivo electrónico que está adaptado para leer una trama del citado tercer contacto de dicho primer conector caracterizado por el hecho de…

Bus serie de múltiples salidas con detección de ubicación y procedimiento.

(05/07/2017). Solicitante/s: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.. Inventor/es: EVANS,DUANE MARTIN.

Un dispositivo esclavo para ser conectado a un dispositivo maestro por un bus serie de múltiples salidas que tiene una línea de datos , comprendiendo el dispositivo esclavo : una posición de memoria que contiene una secuencia de bits que incluye al menos un bit cero; caracterizado por circuitería que, en respuesta a recibir un comando de lectura del dispositivo maestro , transmite la secuencia de bits en la línea de datos.

PDF original: ES-2635339_T3.pdf

Procedimiento de restauración de la configuración de profibus y del sistema de red profibus.

(05/07/2017) Un procedimiento de restauración de una configuración de profibus, que comprende: recibir un comando de restauración de configuración mediante un dispositivo de restauración de configuración de un sistema de red profibus; y emitir la información de restauración creada; caracterizado por que el procedimiento comprende además recibir una imagen binaria desde un dispositivo maestro del sistema de red profibus, por el dispositivo de restauración de configuración ; en el que la imagen binaria incluye datos codificados sobre al menos una entre la información básica del dispositivo esclavo , la información de configuración de usuario y la información de configuración del sistema de red de profibus; crear información de restauración…

Método y dispositivo para la transmisión de datos en serie con una tasa de datos conmutable.

(07/06/2017) Método para transmitir datos en un sistema de bus con al menos dos estaciones participantes o participantes del bus, los cuales intercambian tramas de datos mediante el sistema de bus, donde las tramas de datos enviadas presentan una estructura lógica según la especificación CAN ISO 11898-1, donde la longitud temporal del bit dentro de la trama de datos puede asumir al menos dos valores diferentes, donde para una primer área predeterminable dentro de la trama de datos la longitud temporal del bit es mayor o igual que un valor mínimo predeterminado de por ejemplo un microsegundo y en al menos una segunda área predeterminable…

Método para configurar automáticamente una ID en una comunicación en anillo UART.

(01/02/2017) Un método para configurar automáticamente ID en comunicación de anillo UART en la que se forma una maestra y se forma una pluralidad de esclavas en una red tipo anillo, el método se caracteriza por: Inicializar la maestra para generar una ID maestra (etapa de inicialización); recibir, mediante la pluralidad de esclavas (11 ~ 14), la ID maestra, configurando sus propios ID al agregar la ID maestra a un valor de referencia y generar el ID fijo (etapa de configuración de ID esclava); cambiar, mediante la pluralidad de esclavas (11 ~ 14), su propia ID basado en si su propia ID es igual que la ID recibida, recibir, por la maestra , las ID generadas por la pluralidad de esclavas (11 ~ 14) y cambiar un valor actualmente más alto de ID de esclava almacenados en la maestra en respuesta a valores de ID…

Actuador con interfaz USB.

(14/12/2016). Solicitante/s: SIPOS Aktorik GmbH. Inventor/es: FICHTE,VLADIMIR, RAITHEL,ULRICH.

Actuador , en el que está configurada una interfaz USB , a través de la que pueden leerse y/o modificarse parámetros y/o variables de estado del actuador , caracterizado porque la interfaz USB está insertada de manera hermética según una categoría de protección de al menos IP 67 en una abertura de carcasa , en el que a la interfaz USB está conectado un circuito electrónico , que puede conmutarse al menos entre un primer modo y un segundo modo, y el circuito electrónico en la interfaz USB proporciona en el primer modo un anfitrión de USB y en el segundo modo un dispositivo USB.

PDF original: ES-2615205_T3.pdf

Aparato para establecer una red de dispositivos periféricos PROFIBUS descentralizados.

(09/11/2016) Un aparato para el establecimiento de una red de PROFIBUS DP que incluye un dispositivo maestro , y una pluralidad de dispositivos esclavos , que realizan una comunicación a través de Profibus, comprendiendo el aparato: una herramienta de configuración configurada para proporcionar al dispositivo maestro información de configuración de red de Profibus DP, mediante la generación de información de configuración de red de Profibus DP, estando el aparato caracterizado por que: en el que la herramienta de configuración incluye un módulo automático de configuración , configurado para solicitar al dispositivo…

Procedimiento de control de acceso de sistema de memoria de doble puerto.

(02/11/2016) Un procedimiento de control de acceso de un sistema de memoria de doble puerto, comprendiendo el procedimiento: solicitar, mediante un primer procesador , un acceso desde una memoria de doble puerto ; y transmitir, mediante la memoria de doble puerto , una señal de resultado de acuerdo con la petición de acceso al primer procesador , en el que la señal de resultado comprende una primera señal de resultado para notificar el éxito de acceso, una segunda señal de resultado para notificar un fallo de acceso, y una tercera señal de resultado para notificar una retención de acceso; caracterizado porque la transmisión de la señal de resultado comprende: transmitir una señal de admisión de acceso correspondiente a la primera señal de resultado; y transmitir una señal…

Dispositivo de red y método de transmisión de información.

(26/10/2016) Un dispositivo de red que comprende: una tarjeta de control principal y una tarjeta de servicio , en donde la tarjeta de control principal comprende un procesador y un circuito integrado de conmutación , comprendiendo la tarjeta de servicio un componente de capa física y el componente de capa física comprende múltiples puertos; el circuito integrado de conmutación está conectado al componente de capa física utilizando un bus del sistema ; el bus del sistema está constituido por un enlace de serializador/deserializador, SerDes; el componente de capa física está configurado para insertar, por separado, según una regla preestablecida, una primera información de control de…

Procedimiento y dispositivo para la adaptación de la seguridad de transmisión de datos en un sistema de bus serial.

(14/09/2016). Solicitante/s: ROBERT BOSCH GMBH. Inventor/es: HARTWICH, FLORIAN.

Procedimiento para la transmisión de datos serial en un sistema de bus, con al menos dos unidades de procesamiento de datos participantes, que intercambian mensajes a través del bus, presentando los mensajes enviados, una estructura lógica según la norma CAN ISO 11898-1, comprendiendo la estructura lógica un bit de inicio de trama, un campo de arbitraje, un campo de control, un campo de datos, un campo CRC, un campo de reconocimiento y una secuencia de fin de trama, comprendiendo el campo de control, un código de longitud de datos, el cual comprende una información sobre la longitud del campo de datos, caracterizado por que en dependencia del valor de una condición de conmutación (UB3) asignada, el campo CRC de los mensajes, puede presentar al menos dos cantidades diferentes de bits, iniciándose al inicio de un mensaje, el cálculo en paralelo de al menos dos sumas de verificación CRC mediante diferentes polinomios generadores.

PDF original: ES-2607614_T3.pdf

Proporcionar cola de comandos en memorias incorporadas.

(20/07/2016). Solicitante/s: QUALCOMM INCORPORATED. Inventor/es: SHACHAM,ASSAF, YAHALOM,TOM, ZACKS-SHTRAUSS,AVIAD.

Un ordenador central que comprende: un transceptor configurado para transmitir señales a y recibir señales desde un dispositivo compatible con una norma de Tarjeta Multimedia incorporada, eMMC; y un sistema de control acoplado operativamente al transceptor y caracterizado por estar configurado para: emitir un comando al dispositivo para determinar un estado de un registro de estado de cola, QSR, en el dispositivo; determinar un final próximo a una transferencia de datos actual desde el dispositivo; y recibir una respuesta desde el dispositivo con información sobre el QSR del dispositivo antes del final próximo.

PDF original: ES-2650121_T3.pdf

Método y dispositivo para incrementar la capacidad de transmisión de datos en un sistema de bus en serie.

(13/07/2016) Método para la transmisión de datos en serie en un sistema de bus con al menos dos unidades de procesamiento de datos participantes que intercambian mensajes mediante el bus, donde los mensajes enviados presentan una estructura lógica según la norma CAN ISO 11898-1, donde la estructura lógica comprende un bit de inicio de trama, un campo de arbitraje, un campo de control, un campo de datos, un campo CRC, un campo de acuse de recibo y una secuencia de fin de trama, donde el campo de control comprende un código de longitud de datos que contiene información sobre la longitud del campo de datos, caracterizado porque el campo de datos de mensajes transmitidos, desviándose…

Método y dispositivo para adaptar la seguridad de transmisión de datos en un sistema de bus en serie.

(06/07/2016). Solicitante/s: ROBERT BOSCH GMBH. Inventor/es: HARTWICH, FLORIAN.

Método para la transmisión de datos en serie en un sistema de bus con al menos dos unidades de procesamiento de datos participantes que intercambian mensajes mediante el bus, donde los mensajes enviados presentan una estructura lógica según la norma CAN ISO 11898-1, donde la estructura lógica comprende un bit de inicio de trama, un campo de arbitraje, un campo de control, un campo de datos, un campo CRC, un campo de acuse de recibo y una secuencia de fin de trama, donde el campo de control comprende un código de longitud de datos que contiene información sobre la longitud del campo de datos, caracterizado porque en función del contenido del código de longitud de datos el campo CRC de mensajes transmitidos puede presentar al menos dos cantidades de bits diferentes, donde al inicio de un mensaje el cálculo de al menos dos sumas de verificación CRC se inicia paralelamente mediante polinomios generadores diferentes.

PDF original: ES-2595155_T3.pdf

Sistema de terminaciones internas de bus con pines configurables.

(06/07/2016) Un sistema de terminaciones de bus con pines configurables, que comprende: un conector de bus anexado a un extremo de un bus y configurado para conectar eléctricamente el bus a un conector de entrada de un nodo , comprendiendo el nodo una resistencia de terminaciones internas de bus que, como opción, se conecta en base a una configuración seleccionada del conector de bus, comprendiendo este último: un primer pin de salida de bus ; un segundo pin de salida de bus ; y los pines de resistor de terminaciones primero y segundo , siendo configurables el primero y el segundo resistor de terminaciones con pines configurables en una primera configuración de…

Comunicación internodal directa escalable sobre una interconexión de componentes periféricos expreso - (Peripheral Component Interconnect Express (PCIE)).

(01/06/2016). Solicitante/s: HUAWEI TECHNOLOGIES CO., LTD.. Inventor/es: SHI,GUANGYU, EGI,NORBERT.

Un método de comunicación de datos a través de un puenteado no transparente (NTB) de una interconexión de componentes periféricos expreso (PCIe) que comprende: transmitir un primer mensaje "posted write" a un procesador remoto a través del NTB, en donde el primer mensaje "posted write" indica la intención de transferir los datos al procesador remoto; y recibir un segundo mensaje "posted write" en respuesta al primer mensaje "posted write", en donde el segundo mensaje "posted write" indica una lista de direcciones de destino para los datos.

PDF original: ES-2645486_T3.pdf

Sistema maestro-esclavo dinámicamente direccionable, así como procedimiento para el direccionamiento dinámico de unidades esclavas.

(13/04/2016) Sistema maestro-esclavo para la adjudicación dinámica de direcciones de unidades esclavas , que comprende un unidad maestra con una salida digital para la puesta a disposición de una secuencia serial de señales (S) y por lo menos dos unidades esclavas , en donde cada una de las unidades esclavas presenta una memoria digital serial con una magnitud de un bit y una entrada (3a) y una salida (3b), en donde las unidades esclavas están conectadas entre sí en serie a través de las entradas (3a) y de las salidas (3b) por intermedio de un conductor de señales y en donde la entrada (3a) de una primera unidad esclava está conectada a través del conductor de señales con la salida digital de la unidad maestra , en donde el sistema maestro-esclavo está…

Dispositivo de extremo frontal analógico con interfaz de dos cables.

(06/04/2016) Un dispositivo analógico de extremo frontal (AFE) que comprende: al menos un conversor (ADC) programable de analógico a digital, preferentemente un conversor sigma-delta; una interfaz conmutable en serie para operar en un modo de interfaz en serie bidireccional estándar que soporta al menos tres clavijas externas, acopladas con una línea de entrada de datos (SDI), una línea de salida de datos (SDO) y una línea de reloj (SCK) respectivamente, y en un modo de interfaz en serie de dos cables unidireccional, en el que el modo de interfaz en serie de dos cables unidireccional sólo utiliza una entrada de reloj (SCK) y una línea de señal de salida de datos (SDO), y en el que el ADC opera en…

Interfaz periférica serie.

(30/03/2016). Ver ilustración. Solicitante/s: OBERTHUR TECHNOLOGIES. Inventor/es: Chamley,Olivier, MORIN,NICOLAS.

Un método de comunicación entre un dispositivo esclavo y un dispositivo maestro que usa una interfaz periférica serie , comprendiendo la interfaz periférica serie una línea de selección de esclavo , comprendiendo el método en el dispositivo esclavo : indicar una solicitud de interrupción al dispositivo maestro cambiando un estado de la línea de selección de esclavo desde una primera indicación de estado de un estado inactivo a una segunda indicación de estado de un estado activo.

PDF original: ES-2643437_T3.pdf

Unidad de CRUM montable y desmontable en una unidad consumible de un aparato de formación de imágenes, y aparato de formación de imágenes que utiliza la misma.

(28/03/2016) Unidad de Monitorizador de Unidades Recambiables por el Cliente, CRUM, que comprende: un circuito de extracción de energía configurado para, cuando se recibe una señal de reloj desde un aparato de formación de imágenes, extraer energía de un valor alto de la señal de reloj y almacenar la energía extraída en un elemento capacitivo (214b); y un controlador configurado para funcionar usando la energía extraída, caracterizada por que la señal de reloj tiene una primera anchura de impulso en una sección de datos, en la que se recibe y se transmite una señal de datos, y tiene una segunda anchura de impulso, que es diferente de la primera anchura…

Interfaces de alta velocidad multi-carril para una interfaz en serie síncrona de alta velocidad (HSI), y sistemas y procedimientos relacionados.

(23/03/2016) Un dispositivo electrónico configurado para operar usando un protocolo de interfaz en serie síncrona de alta velocidad modificado, HSI, que comprende: una interfaz de comunicaciones de transmisión que comprende: medios para proporcionar una trayectoria de datos de protocolo HSI configurada para transportar datos desde el dispositivo electrónico; medios para proporcionar una trayectoria disponible de protocolo HSI configurada para portar una señal READY conforme al protocolo HSI; y medios para proporcionar una trayectoria de indicador de protocolo HSI configurada para portar una señal FLAG; en el que la interfaz de comunicaciones de transmisión comprende adicionalmente: medios para proporcionar…

Sincronización de contador de tramas USB basado en tiempo de medios para bus serie wifi.

(23/03/2016). Solicitante/s: QUALCOMM INCORPORATED. Inventor/es: WANG,XIAODONG, RAISSINIA,ALIREZA, HUANG,XIAOLONG, TSFATY,YOSSEF, RAVEENDRAN,VIJAYALAKSHMI RAJASUNDARAM.

Un procedimiento para el funcionamiento de un dispositivo de bus serie universal, USB, en una red, comprendiendo el procedimiento: recibir una o más tramas USB desde un dispositivo principal a través de la red, en el que la una o más tramas USB se encapsulan en uno o más paquetes de datos basándose en un protocolo de comunicaciones asociado con la red; caracterizado por sincronizar una señal de reloj local del dispositivo USB con una señal de reloj del dispositivo principal mediante un mecanismo de sincronización de reloj del protocolo de comunicaciones; determinar un número de tramas USB transmitidas por el dispositivo principal basándose, al menos en parte, en la señal de reloj local sincronizada; y procesar la una o más tramas USB basándose, al menos en parte, en el número de tramas USB transmitidas por el dispositivo principal.

PDF original: ES-2638212_T3.pdf

Sistema de pilotaje de un equipo de red del tipo chasis modular con láminas interconectadas, especialmente del tipo ATCA.

(27/01/2016) Equipo de red, del tipo chasis modular que incluye: • una pluralidad de láminas amovibles , comprendiendo cada lámina medios capaces de entregar informaciones de lámina relativas a datos de estado o a parámetros eléctricos o físicos medidos o detectados en la lámina; • una tarjeta de fondo de rack que recibe las láminas e incluye un enrutamiento de enlaces de red capaz de acoplar las láminas entre ellas; • bloques de alimentación y de ventilación ; • una tarjeta de pilotaje general , capaz de: • controlar los bloques de alimentación y de ventilación; y • entregar información de chasis relativa a datos de estado o a parámetros eléctricos o físicos medidos o detectados en el chasis: • un bus en serie , configurado en la tarjeta de…

Dispositivo de memoria, placa de circuito, receptáculo de líquido, procedimiento para aceptar de un circuito anfitrión datos para escribir en una sección de memoria de datos, y sistema que incluye un dispositivo de memoria eléctricamente conectable a un circuito anfitrión.

(06/01/2016) Un dispositivo de memoria eléctricamente conectable a un circuito anfitrión, que comprende: una sección de memoria de datos ; un circuito de control de memoria que recibe, desde el circuito anfitrión, datos que incluyen primeros datos para ser escritos en la sección de memoria de datos y segundos datos generados a partir de los primeros dados; determina la consistencia de los primeros datos y los segundos datos; y caracterizado porque el circuito de control de memoria transmite un resultado de la determinación al circuito anfitrión, y caracterizado también porque los segundos datos son datos invertidos de los primeros datos, durante una operación de escritura desde el circuito anfitrión al dispositivo de memoria , el circuito de control de memoria está dispuesto para recibir en serie desde el circuito anfitrión: datos…

Sistema de Ejecución Determinista en Tiempo, Distribuida y Sincronizada para Aplicaciones de Control, Test y Medida.

(01/12/2015) Sistema de ejecución determinista en tiempo, distribuida y sincronizada para aplicaciones de control, test y medida. Sistema de ejecución determinista en tiempo distribuida sincronizada para módulos (M0, ..., Mn) de control, test y medida que comparten al menos una señal de disparo y una señal de reloj, y que comprenden un procesador determinista en tiempo , que usa la señal de reloj y una o más de las señales de disparo compartidas por todos los módulos (M0, ..., Mn) para ejecutar un programa distribuido en los módulos (MO, ..., Mn) con control preciso del instante de ejecución de cada instrucción y para sincronizar la ejecución de todos o parte del conjunto…

1 · · ››