GPIO virtual híbrida.

Un circuito integrado (100) que comprende:

un primer procesador (101);

una pluralidad de registros de señales de mensajería (138), en donde el primer procesador está configurado para escribir un conjunto de transmisión de señales de mensajería (136) en los registros de señales de mensajería;

una pluralidad de clavijas de GPIO (125); una interfaz de GPIO (103) configurada para recibir un primer conjunto de señales (130) desde el primer procesador y para transmitir una parte del primer conjunto de señales como señales de GPIO a un procesador remoto (102) por la pluralidad de clavijas de GPIO;

una clavija de transmisión dedicada (112); y

una máquina de estados finitos, FSM (115), configurada para recibir una parte restante del primer conjunto de señales desde la interfaz GPIO y para transmitir en serie la parte restante, como un conjunto de transmisión de señales de GPIO virtual (135), al procesador remoto por la clavija de transmisión dedicada, en una primera trama que incluye un encabezado configurado para identificar la primera trama como contenedora de señales de GPIO virtual, y en donde la FSM está configurada adicionalmente para recuperar el conjunto de transmisión de señales de mensajería en una segunda trama que incluye un encabezado configurado para identificar la segunda trama como contenedora de señales de mensajes al procesador remoto por la clavija de transmisión dedicada, y en donde el FSM está configurada además para transmitir, por la clavija de transmisión dedicada, al procesador remoto un tercer trama que tiene un encabezado que programa una longitud para la primera trama y para la segunda trama.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2015/026033.

Solicitante: QUALCOMM INCORPORATED.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 5775 MOREHOUSE DRIVE SAN DIEGO, CA 92121-1714 ESTADOS UNIDOS DE AMERICA.

Inventor/es: PRASAD, MOHIT KISHORE, WIETFELDT,RICHARD DOMINIC, MISHRA,LALAN JEE, PANIAN,JAMES LIONEL.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F13/40 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de tratamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › Estructura del bus.
  • G06F13/42 G06F 13/00 […] › Protocolo de transferencia para bus, p. ej. interbloqueo; Sincronización.

PDF original: ES-2693538_T3.pdf

 

  • Fb
  • Twitter
  • G+
  • 📞

Patentes similares o relacionadas:

Bus global de sensores, del 21 de Diciembre de 2018, de QUALCOMM INCORPORATED: Un procedimiento realizado en una interfaz de comunicación de datos, que comprende: transmitir un primer comando a una pluralidad de dispositivos acoplados a un […]

Módulo de control para gestión de múltiples recursos de señales mixtas, del 18 de Diciembre de 2018, de INESC TEC - Instituto de Engenharia de Sistemas e Computadores, Tecnologia e Ciencia: Un módulo, designado por la presente como Configuración, Captura, Proceso y Exploración, definido posteriormente como módulo de SCPS, que […]

Sistema informático, método para acceder a un terminal de interconexión de componentes periféricos exprés y equipo, del 26 de Octubre de 2018, de HUAWEI TECHNOLOGIES CO., LTD.: Un proxy de acceso, en donde el proxy de acceso se aplica a un sistema informático, el sistema informático comprende un procesador y un bus de interconexión […]

Dispositivo periférico, dispositivo anfitrión y método de procesamiento, del 1 de Octubre de 2018, de SONY CORPORATION: Un dispositivo periférico que comprende: un enchufe macho que tiene múltiples terminales y configurado para insertarse, de forma extraíble, en […]

Método para intercambiar controles a través de un disco USB y dispositivos relativos que permiten la implementación del mismo, del 21 de Marzo de 2018, de HERMES-COMM S.R.L.S: Sistema en tiempo real para la memorización bidireccional y transmisión de los controles y datos para un procesador en el proceso de E/S, con periféricos serie […]

SISTEMA INHIBIDOR DE ATAQUES HARDWARE EN UN BUS I2C, MODULO ESCLAVO Y RED QUE LO COMPRENDE, del 30 de Noviembre de 2017, de UNIVERSIDAD DE HUELVA: Un sistema inhibidor de ataques hardware para un módulo esclavo en un buses I2C que incluye detector para detectar el inicio de comunicación […]

Vehículo ferroviario con al menos un dispositivo de seguridad según una norma nacional y con un dispositivo para vehículos de tipo etcs, y procedimiento para operar el vehículo ferroviario, del 15 de Noviembre de 2017, de SIEMENS AKTIENGESELLSCHAFT: Vehículo ferroviario con por lo menos un dispositivo de protección de trenes de acuerdo con una norma nacional y un dispositivo para vehículos de tipo ETCS con una […]

ESTRUCTURA DE BUS ESCALABLE, del 9 de Enero de 2012, de QUALCOMM INCORPORATED: Un procedimiento de comunicación entre un componente emisor y un componente receptor por medio de un bus , comprendiendo el bus canales primero (108, […]

‹‹ Utensilio de cepillado de mascotas

Procedimiento para la limitación de daños de un convertidor de corriente que presenta semiconductores de potencia en caso de un cortocircuito en el circuito intermedio de tensión continua ››