Módulo de control para gestión de múltiples recursos de señales mixtas.

Un módulo, designado por la presente como Configuración, Captura,

Proceso y Exploración, definido posteriormente como módulo de SCPS, que comprende:

- un submódulo de intérprete; y

- un módulo de banco de registros que comprende:

- un registro de instrucción para almacenar la última instrucción válida;

- un registro de estado para almacenar el estado de acción actual de la instrucción;

- un registro de estado para almacenar el estado interno de dicho módulo de SCPS;

- un registro de dirección de grupo para almacenar la dirección de grupo de dicho módulo de SCPS;

- un registro de dirección de miembro para almacenar la dirección específica en el grupo de dicho módulo de SCPS;

- un registro de puntero de registro de escritura para almacenar la dirección de registro objetivo en la que se va a escribir;

- un registro de puntero de registro de lectura para almacenar la dirección de registro objetivo desde la que se va a leer;

- un registro de puntero de escritura de grupo para almacenar la dirección de miembro en la que se va a escribir;

- un registro de puntero de lectura de grupo para almacenar la dirección de registro objetivo desde la que se va a leer;

- al menos un registro de testigo para almacenar un espacio de testigo de los recursos asociados que se han asignado a dicho módulo de SCPS;

en el que el submódulo intérprete está configurado para recibir y responder a secuencias de I2C, complementado con secuencias de SCPS, en la recepción de una instrucción precedida por cualquiera de:

- una dirección de I2C;

- una dirección de SCPS global que comprende una solicitud de dirección global de I2C seguida por una instrucción global de SCPS, definida posteriormente como SGI;

- una dirección de SCPS de grupo que comprende una dirección de I2C de 10 bits seguida por una dirección de SCPS de grupo de 8 bits y por una instrucción de grupo; o

- una dirección de SCPS específica de miembro que comprende una dirección de SCPS de grupo, seguida por una dirección de miembro y una instrucción específica de miembro.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/IB2015/052141.

Solicitante: INESC TEC - Instituto de Engenharia de Sistemas e Computadores, Tecnologia e Ciencia.

Nacionalidad solicitante: Portugal.

Dirección: Campus da FEUP Rua Dr Roberto Frias 378 4200-465 Porto PORTUGAL.

Inventor/es: PEIXOTO MACHADO DA SILVA,JOSÉ ALBERTO, PAIVA VELHOTE CORREIA,MIGUEL FERNANDO, SALAZAR ESCOBAR,ANTÓNIO JOSÉ.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F13/40 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de tratamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › Estructura del bus.
  • G06F13/42 G06F 13/00 […] › Protocolo de transferencia para bus, p. ej. interbloqueo; Sincronización.
  • G11C29/02 G […] › G11 REGISTRO DE LA INFORMACION.G11C MEMORIAS ESTATICAS (registro de la información basado en un movimiento relativo entre el soporte de registro y el transductor G11B; dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/115; técnica del impulso en general H03K, p. ej. conmutadores electrónicos H03K 17/00). › G11C 29/00 Verificación del funcionamiento correcto de memorias; Ensayo de memorias durante su funcionamiento fuera de línea (offline")o en espera ("standby"). › Detección o localización de circuitos auxiliares defectuosos, p. ej. contadores de refresco defectuosos.
  • G11C29/04 G11C 29/00 […] › Detección o localización de elementos de memoria defectuosos.
  • G11C29/12 G11C 29/00 […] › Disposiciones integradas ("built in") para el ensayo, p. ej. autoensayo integrado [BIST].

PDF original: ES-2694168_T3.pdf

 

  • Fb
  • Twitter
  • G+
  • 📞

Patentes similares o relacionadas:

Bus global de sensores, del 21 de Diciembre de 2018, de QUALCOMM INCORPORATED: Un procedimiento realizado en una interfaz de comunicación de datos, que comprende: transmitir un primer comando a una pluralidad de dispositivos acoplados a un […]

GPIO virtual híbrida, del 12 de Diciembre de 2018, de QUALCOMM INCORPORATED: Un circuito integrado que comprende: un primer procesador ; una pluralidad de registros de señales de mensajería , en donde el primer procesador está […]

Sistema informático, método para acceder a un terminal de interconexión de componentes periféricos exprés y equipo, del 26 de Octubre de 2018, de HUAWEI TECHNOLOGIES CO., LTD.: Un proxy de acceso, en donde el proxy de acceso se aplica a un sistema informático, el sistema informático comprende un procesador y un bus de interconexión […]

Dispositivo periférico, dispositivo anfitrión y método de procesamiento, del 1 de Octubre de 2018, de SONY CORPORATION: Un dispositivo periférico que comprende: un enchufe macho que tiene múltiples terminales y configurado para insertarse, de forma extraíble, en […]

Método para intercambiar controles a través de un disco USB y dispositivos relativos que permiten la implementación del mismo, del 21 de Marzo de 2018, de HERMES-COMM S.R.L.S: Sistema en tiempo real para la memorización bidireccional y transmisión de los controles y datos para un procesador en el proceso de E/S, con periféricos serie […]

SISTEMA INHIBIDOR DE ATAQUES HARDWARE EN UN BUS I2C, MODULO ESCLAVO Y RED QUE LO COMPRENDE, del 30 de Noviembre de 2017, de UNIVERSIDAD DE HUELVA: Un sistema inhibidor de ataques hardware para un módulo esclavo en un buses I2C que incluye detector para detectar el inicio de comunicación […]

Vehículo ferroviario con al menos un dispositivo de seguridad según una norma nacional y con un dispositivo para vehículos de tipo etcs, y procedimiento para operar el vehículo ferroviario, del 15 de Noviembre de 2017, de SIEMENS AKTIENGESELLSCHAFT: Vehículo ferroviario con por lo menos un dispositivo de protección de trenes de acuerdo con una norma nacional y un dispositivo para vehículos de tipo ETCS con una […]

ESTRUCTURA DE BUS ESCALABLE, del 9 de Enero de 2012, de QUALCOMM INCORPORATED: Un procedimiento de comunicación entre un componente emisor y un componente receptor por medio de un bus , comprendiendo el bus canales primero (108, […]