Dispositivo de potencia semiconductor y método para ensamblar un dispositivo de potencia semiconductor.
Un dispositivo de potencia semiconductor (100, 200, 400) que comprende:
- un primer sustrato (140, 240, 340) que comprende un elemento semiconductor de conmutación (144, 244, 344), teniendo el primer sustrato (140, 240, 340) una primera superficie (141, 241, 341), que comprende un primer elemento de recepción (150, 250, 350) y que comprende localmente primeras capas eléctricamente conductoras (142, 146, 246, 242, 342, 345), proporcionándose el elemento semiconductor de conmutación (144, 244, 344) en la primera superficie (141, 241, 341),
- un segundo sustrato (110, 210, 310) que comprende una segunda superficie (111, 211, 311) orientada hacia la primera superficie (141, 241, 341), comprendiendo el segundo sustrato (110, 210, 310) un segundo elemento de recepción (120, 220, 320) y comprendiendo localmente segundas capas eléctricamente conductoras (112, 116, 212, 216, 312 ... 318); y
- una estructura de interconexión para proporcionar al menos una conexión eléctrica entre al menos una de las primeras capas eléctricamente conductoras (142, 146, 246, 242, 342, 345) en un lado y al menos una de las segundas capas eléctricamente conductoras (112, 116, 212, 216, 312 ... 318) en el otro lado, comprendiendo la estructura de interconexión una pluralidad de elementos de interconexión (130, 132, 230, 232, 332, 332', 430) de un material eléctricamente conductor,
al menos uno de la pluralidad de elementos de interconexión es un elemento de interconexión de alineación (130, 230, 430), siendo recibido parcialmente el elemento de interconexión de alineación (130, 230, 430) por el primer elemento de recepción (150, 250, 350) y siendo parcialmente recibido por el segundo elemento de recepción (120, 220, 320) para alinear una posición relativa del primer sustrato (140, 240, 340) con respecto al segundo sustrato (110, 210, 310), en donde dichos elementos de recepción (120, 150, 220, 250, 320, 350) que tienen un rebaje conformado para recibir al menos parcialmente el elemento de interconexión de alineación (130, 230, 430) y una forma del elemento de interconexión de alineación (130, 230, 430) se selecciona para afectar un posicionamiento del elemento de interconexión de alineación (130, 230, 430) en una posición fija única con respecto a cada uno de los elementos de recepción (120, 150, 220, 250, 320, 350), cuando uno de los respectivos elementos de recepción (120, 150, 220, 250, 320, 350) y el elemento de interconexión de alineación (130, 230, 430) se aplican entre sí y cuando el elemento de interconexión de alineación respectivo (130, 230, 430) o dicho elemento de recepción (120, 150, 220, 250, 320, 350) reciben una fuerza, en donde al menos uno de los primeros elementos de recepción (150, 250, 350) y el segundo elementos de recepción (120, 220, 320) son un orificio o un rebaje en una de dichas primeras capas eléctricamente conductoras (142, 146, 242, 246, 342, 345) y una de dichas segundas capas eléctricamente conductoras (112, 116, 212, 216, 316, 312, 314, 318), respectivamente.
Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E16167940.
Solicitante: Agile POWER SWITCH 3D - INTEGRATION aPSI3D.
Inventor/es: REYNES,JEAN-MICHEL FRANCIS, FAVRE,JACQUES PIERRE HENRI, LACABANNE,RENAUD ANDRÉ.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- H01L23/498 ELECTRICIDAD. › H01 ELEMENTOS ELECTRICOS BASICOS. › H01L DISPOSITIVOS SEMICONDUCTORES; DISPOSITIVOS ELECTRICOS DE ESTADO SOLIDO NO PREVISTOS EN OTRO LUGAR (utilización de dispositivos semiconductores para medida G01; resistencias en general H01C; imanes, inductancias, transformadores H01F; condensadores en general H01G; dispositivos electrolíticos H01G 9/00; pilas, acumuladores H01M; guías de ondas, resonadores o líneas del tipo guía de ondas H01P; conectadores de líneas, colectores de corriente H01R; dispositivos de emisión estimulada H01S; resonadores electromecánicos H03H; altavoces, micrófonos, cabezas de lectura para gramófonos o transductores acústicos electromecánicos análogos H04R; fuentes de luz eléctricas en general H05B; circuitos impresos, circuitos híbridos, envolturas o detalles de construcción de aparatos eléctricos, fabricación de conjuntos de componentes eléctricos H05K; empleo de dispositivos semiconductores en circuitos que tienen una aplicación particular, ver la subclase relativa a la aplicación). › H01L 23/00 Detalles de dispositivos semiconductores o de otros dispositivos de estado sólido (H01L 25/00 tiene prioridad). › Conexiones eléctricas sobre sustratos aislantes.
- H01L23/544 H01L 23/00 […] › Marcas aplicadas sobre el dispositivo semiconductor, p. ej. marcas de referencia, esquemas de ensayo.
PDF original: ES-2700210_T3.pdf
Patentes similares o relacionadas:
Sustrato de pastilla embebida con taladro posterior, del 1 de Julio de 2020, de QUALCOMM INCORPORATED: Un dispositivo, que comprende: un sustrato que tiene un primer lado y un segundo lado opuesto, en el que el sustrato es un sustrato central que […]
Procedimiento de fabricación de puentes dieléctricos de identificación sin contacto, del 13 de Mayo de 2020, de Foucault, Jean Pierre: Procedimiento de fabricación de puentes dieléctricos de identificación sin contacto de un paso estandarizado y de una tolerancia ampliada, o de etiquetas […]
Dispositivo de interconexión eléctrica de al menos un componente electrónico con una alimentación eléctrica que comprende medios para reducir una inductancia de circuito cerrado entre un primer y un segundo terminal, del 11 de Marzo de 2020, de ALSTOM Transport Technologies: Dispositivo para la interconexión eléctrica de al menos un componente electrónico con una fuente de alimentación eléctrica, del tipo que comprende, durante […]
Condensador de sustrato de encapsulado incrustado, del 19 de Febrero de 2020, de QUALCOMM INCORPORATED: Un sustrato de encapsulado , que comprende: un sustrato que comprende un primer lado; un condensador incrustado en […]
Estructura de protección para el aislamiento de señal y procedimiento para su fabricación, del 1 de Mayo de 2019, de Thales Solutions Asia Pte Ltd: Un procedimiento de fabricación de una estructura de protección eléctrica para proporcionar el aislamiento de señal que comprende las etapas de: proporcionar […]
Procedimiento de conexión de un chip a una antena de un dispositivo de identificación por radiofrecuencia del tipo de tarjeta con chip sin contacto, del 5 de Marzo de 2019, de ASK S.A.: Procedimiento de conexión de un chip sobre una antena de un dispositivo de identificación por radiofrecuencia del tipo tarjeta con chip sin contacto que […]
Vías concéntricas en sustrato electrónico, del 9 de Enero de 2019, de QUALCOMM INCORPORATED: Una estructura de vías de múltiples paredes en un sustrato para llevar una señal que tiene múltiples capas conductoras, que comprende: una […]
SISTEMA Y PROCEDIMIENTO PARA PRODUCIR UN CONJUNTO DE CÉLULAS SOLARES, del 26 de Octubre de 2011, de ISRAEL AEROSPACE INDUSTRIES LTD.: Un procedimiento para soldar al menos un terminal sustancialmente grande de un componente eléctrico de gran potencia a una superficie de contacto de área sustancialmente […]