Arbitrador de espacio de datos.

Un procesador digital, que comprende:

un bus maestro (110;

M0) por defecto que tiene una prioridad más alta en un modo por defecto;

una pluralidad de buses maestros (105, 115; M1, M2, M3, M4) secundarios que tienen prioridades asociadas, en el que la pluralidad de buses maestros (105, 115; M1, M2, M3, M4) secundarios tienen una relación de prioridad predeterminada entre sí;

estando el procesador digital caracterizado por un arbitrador (130, 135, 140, 145) de espacio de datos, en el que el arbitrador (130, 135, 140, 145) de espacio de datos es programable en un modo no por defecto para elevar una prioridad de cualquiera de dichos buses maestros (105, 115; M1, M2, M3, M4) secundarios para que tenga una prioridad más alta que la prioridad del bus maestro (110; M0) por defecto mientras mantiene la relación de prioridad predeterminada a únicamente aquellos buses maestros (105, 115; M1, M2, M3, M4) secundarios para los que el nivel de prioridad también se ha elevado por encima de la prioridad del bus maestro (110; M0) por defecto.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2010/042525.

Solicitante: MICROCHIP TECHNOLOGY INCORPORATED.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 2355 WEST CHANDLER BOULEVARD CHANDLER, ARIZONA 85224-6199 ESTADOS UNIDOS DE AMERICA.

Inventor/es: CATHERWOOD,MICHAEL I, DESAI,ASHISH.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F13/16 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de tratamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › para el acceso al bus de memoria (G06F 13/28 tiene prioridad).
  • G06F13/362 G06F 13/00 […] › con control centralizado de acceso.

PDF original: ES-2606128_T3.pdf

 

  • Fb
  • Twitter
  • G+
  • 📞

Patentes similares o relacionadas:

Gestión de memoria dinámica mejorada con minimización inteligente del consumo de corriente/potencia, del 7 de Septiembre de 2016, de QUALCOMM INCORPORATED: Un procedimiento para realizar la gestión de memoria dinámica, que comprende: obtener un consumo de corriente/potencia en el estado de baja potencia […]

Sistema maestro-esclavo dinámicamente direccionable, así como procedimiento para el direccionamiento dinámico de unidades esclavas, del 13 de Abril de 2016, de EBM-PAPST MULFINGEN GMBH & CO.KG: Sistema maestro-esclavo para la adjudicación dinámica de direcciones de unidades esclavas , que comprende un unidad maestra con una salida […]

Memoria configurada para proporcionar acceso simultáneo de lectura / escritura a múltiples bancos, del 6 de Abril de 2016, de QUALCOMM INCORPORATED: Un procedimiento, que comprende: proporcionar una memoria de múltiples bancos, con al menos bancos de memoria primero y segundo; proporcionar al menos controladores […]

Imagen de 'Procedimiento y aparato para habilitar la señalización cooperativa…' Procedimiento y aparato para habilitar la señalización cooperativa de una interrupción de bus compartido en un sub-sistema de memoria de rangos múltiples, del 18 de Febrero de 2016, de QUALCOMM INCORPORATED: Un sistema de memoria , que comprende: rangos de memoria primero y segundo , teniendo cada uno de los rangos de memoria un dispositivo […]

Difusión general selectiva de datos en dispositivos conectados en serie, del 9 de Abril de 2014, de MOSAID TECHNOLOGIES INCORPORATED: Método para seleccionar un subconjunto de dispositivos de una pluralidad de dispositivos conectados en serie a un controlador de memorias con el fin […]

Procedimiento y aparato para activar la señalización cooperativa de una interrupción de bus compartido en un subsistema de memoria multirrango, del 18 de Septiembre de 2013, de QUALCOMM INCORPORATED: Un sistema de memoria, que comprende: unos primero y segundo dispositivos de memoria; y un controlador de la memoria configurado para […]

Traducción de direcciones de entrada/salida a direcciones de memoria, del 28 de Agosto de 2013, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método de traducción de direcciones en un entorno informático, dicho método que comprende: obtener una dirección a partir de un adaptador a ser traducida a una […]

PROCEDIMIENTO Y APARATO PARA LLEVAR A CABO UNA OPERACIÓN ATÓMICA DE SEMÁFORO, del 9 de Enero de 2012, de QUALCOMM INCORPORATED: Un sistema de procesamiento que comprende: un bus (106; 106a, 106b); una región de memoria acoplada al bus; y una pluralidad […]