Circuito integrado foto-repetido con compensación de retardos de propagación de señal, especialmente de señales de reloj.

Circuito integrado que comprende N patrones adyacentes, todos idénticos,

que corresponden a N circuitos parciales adyacentes idénticos (C1, C2, C3) de rango i = 1 a i = N en el orden de sucesión geográfica de los circuitos parciales, comprendiendo cada circuito parcial una entrada de señal de reloj ascendente (EHAmi), una salida de señal de reloj descendente (SHAv) y una línea conductora principal (LP) que se extiende entre la entrada de señal de reloj ascendente (EHAmi) y la salida de señal de reloj descendente (SHAv) e introduce un retardo de propagación de duración T, estando la salida de la señal de reloj descendente (SHAv) de cada circuito parcial, excepto el de rango N, conectada directamente a la entrada de la señal de reloj ascendente (EHAmi) del circuito parcial inmediatamente posterior de manera que las líneas conductoras principales (LP) de los circuitos parciales permiten la transmisión en cascada de una señal maestra (CLK) recibida en el circuito parcial de rango 1, caracterizado porque comprende en cada circuito parcial de rango i :

- una línea conductora de compensación (LS) con N salidas sucesivas (S1, S2, S3) de rango i = 1 a N, conectada a la línea principal (LP) del circuito parcial y estableciendo un retardo de propagación de duración T entre las salidas sucesivas,

- un multiplexor (MUX) con N entradas conectadas respectivamente a cada una de las N salidas de la línea conductora de compensación, y

- líneas de control (LC) del multiplexor, dispuestas para seleccionar la entrada de rango i del multiplexor, conectadas a la salida de rango N-i+1 entre las N salidas de la línea conductora de compensación, proporcionando así la salida del multiplexor del circuito parcial de rango i, una señal local (ClkLi) para este circuito parcial;

y porque:

- las líneas de control del multiplexor del circuito parcial de rango 1 están configuradas para recibir una señal de selección de la entrada de rango N de este multiplexor y para propagar esta señal de un multiplexor al siguiente modificándola cada vez para incrementar en una unidad el rango de la entrada seleccionada, para que las líneas de control que conducen al multiplexor del circuito parcial de rango i seleccionen la salida de rango N-i+1 de la línea de compensación y transmitan al multiplexor del circuito parcial de rango i+1 un comando para seleccionar la salida de rango N-i.

Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E15179024.

Solicitante: Pyxalis.

Nacionalidad solicitante: Francia.

Dirección: 170 rue Chatagnon 38430 Moirans FRANCIA.

Inventor/es: CHENEBAUX,GRÉGOIRE.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F1/10 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 1/00 Detalles no cubiertos en los grupos G06F 3/00 - G06F 13/00 y G06F 21/00 (arquitecturas de computadores universales con programas grabados G06F 15/76). › Distribución de las señales de reloj.
  • G06F13/16 G06F […] › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de tratamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › para el acceso al bus de memoria (G06F 13/28 tiene prioridad).
  • H03K5/13 SECCION H — ELECTRICIDAD.H03 CIRCUITOS ELECTRONICOS BASICOS.H03K TECNICA DE IMPULSO (medida de las características de los impulsos G01R; modulación de oscilaciones sinusoidales por impulsos H03C; transmisión de información digital, H04L; circuitos discriminadores de detección de diferencia de fase entre dos señales de conteo o integración de ciclos de oscilación H03D 3/04; control automático, arranque, sincronización o estabilización de generadores de oscilaciones o de impulsos electrónicos donde el tipo de generador es irrelevante o esta sin especificar H03L; arranque, sincronización o estabilización de generadores cuando el tipo de generadores es indiferente o no especificado H03L; codificación, decodificación o conversión de código, en general H03M). › H03K 5/00 Manipulación de impulsos no cubiertos por ninguno de los otros grupos principales de la presente subclase (circuitos de realimentación H03K 3/00, H03K 4/00; utilizando dispositivos magnéticos o eléctricos no lineales H03K 3/45). › Disposiciones que tienen una salida única y transforman la señal de entrada en impulsos transmitidos en intervalos de tiempo deseados.

PDF original: ES-2818079_T3.pdf

 

Patentes similares o relacionadas:

Técnicas de ahorro de energía para sistemas de memoria, del 22 de Abril de 2020, de QUALCOMM INCORPORATED: Un procesador central , que comprende: una interfaz de capa física, PHY, configurada para acoplarse a una pluralidad de carriles de datos de un […]

Método y dispositivo para procesar datos, del 12 de Junio de 2019, de ZTE CORPORATION: Un método para procesar datos, que comprende: después de recibir datos introducidos por un bus de datos, de acuerdo con una indicación de destino de los datos y una indicación […]

Sincronización de actualización automática dirigida, del 5 de Junio de 2019, de QUALCOMM INCORPORATED: Un procedimiento, mediante un módulo de memoria y un controlador , de actualización de una pluralidad de bancos de memoria , que comprende: aceptar […]

Memoria configurada para proporcionar acceso simultáneo de lectura/escritura a múltiples bancos, del 19 de Febrero de 2019, de QUALCOMM INCORPORATED: Un dispositivo, que comprende: una memoria de múltiples bancos con al menos bancos de memoria primero y segundo ; al menos controladores […]

Controlador de acceso a memoria, sistemas y procedimientos para optimizar los tiempos de acceso a memoria, del 9 de Enero de 2019, de QUALCOMM INCORPORATED: Un controlador de memoria , que comprende: un controlador configurado para acceder al menos a una ubicación de memoria correspondiente […]

Esquema de interfaz de DDR de un único canal y de doble canal híbrida mediante intercalado de las señales de dirección/control durante el funcionamiento de doble canal, del 21 de Septiembre de 2018, de QUALCOMM INCORPORATED: Una estructura de memoria, que comprende: un controlador de memoria configurado para recibir una señal de reloj y para ser […]

Un circuito para compartir memoria, del 3 de Enero de 2018, de LSIS Co., Ltd: Un circuito para compartir memoria para compartir una memoria de un controlador para un sistema de energía eléctrica, el circuito para compartir […]

PROCEDIMIENTO Y APARATO PARA LLEVAR A CABO UNA OPERACIÓN ATÓMICA DE SEMÁFORO, del 9 de Enero de 2012, de QUALCOMM INCORPORATED: Un sistema de procesamiento que comprende: un bus (106; 106a, 106b); una región de memoria acoplada al bus; y una pluralidad […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .