Esquema de interfaz de DDR de un único canal y de doble canal híbrida mediante intercalado de las señales de dirección/control durante el funcionamiento de doble canal.

Una estructura de memoria, que comprende:

un controlador de memoria (220;

310) configurado para recibir una señal de reloj y para ser acoplado a una pluralidad de módulos de memoria (320; 330) a través de buses de datos independientes;

en el que el controlador de memoria está configurado para ser acoplado a cada módulo de memoria de la pluralidad de módulos de memoria a través de un bus de dirección y control común (360);

en el que el controlador de memoria (220; 310) está configurado para enviar una señal de selección de chip independiente a cada módulo de memoria de la pluralidad de módulos de memoria (320; 330) para intercambiar funcionamientos entre la pluralidad de módulos de memoria, en el que la activación de una selección de chip permite el funcionamiento del módulo de memoria al que se envía la selección de chip;

en el que el controlador de memoria (220; 310) está configurado además para emitir un primer comando (510) a un primero de la pluralidad de módulos de memoria (320; 330) a través del bus de dirección y control común y para emitir un segundo comando (540 ) a un segundo de la pluralidad de módulos de memoria (320; 330) a través del bus de dirección y control común (360) durante un período de tiempo posterior a la emisión del primer comando (510), caracterizado por que el controlador de memoria (220; 310) está configurado para hacer funcionar la estructura de memoria en un modo de doble canal enviando una señal de habilitación de reloj independiente y una señal de selección de chip independiente a cada uno de la pluralidad de módulos de memoria y hacer funcionar la estructura de memoria en un modo de un único canal enviando la misma señal de habilitación de reloj y la misma señal de selección de chip a cada uno de la pluralidad de módulos de memoria.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2010/046858.

Solicitante: QUALCOMM INCORPORATED.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: Attn: International IP Administration 5775 Morehouse Drive San Diego, CA 92121 ESTADOS UNIDOS DE AMERICA.

Inventor/es: SANKURATRI,RAGHU, DROP,MICHAEL, MAO,JIAN.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F13/16 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de tratamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › para el acceso al bus de memoria (G06F 13/28 tiene prioridad).

PDF original: ES-2682602_T3.pdf

 

  • Fb
  • Twitter
  • G+
  • 📞

Patentes similares o relacionadas:

Un circuito para compartir memoria, del 3 de Enero de 2018, de LSIS Co., Ltd: Un circuito para compartir memoria para compartir una memoria de un controlador para un sistema de energía eléctrica, el circuito para compartir […]

Procesador digital de señales y método para direccionar una memoria en un procesador digital de señales, del 18 de Octubre de 2017, de MediaTek Sweden AB: Un procesador digital de señales que comprende al menos una unidad funcional, que puede ser una unidad de ejecución de vectores , o un acelerador, […]

Asignación de la semántica RDMA con un dispositivo de almacenamiento de alta velocidad, del 31 de Mayo de 2017, de Microsoft Technology Licensing, LLC: Un procedimiento puesto en práctica por ordenador en un sistema informático que incluye un procesador y una memoria, estando destinado el procedimiento para extender unas semánticas […]

Procedimiento de control de acceso de sistema de memoria de doble puerto, del 2 de Noviembre de 2016, de LSIS Co., Ltd: Un procedimiento de control de acceso de un sistema de memoria de doble puerto, comprendiendo el procedimiento: solicitar, mediante un primer procesador , un acceso […]

Arbitrador de espacio de datos, del 14 de Septiembre de 2016, de MICROCHIP TECHNOLOGY INCORPORATED: Un procesador digital, que comprende: un bus maestro (110; M0) por defecto que tiene una prioridad más alta en un modo por defecto; una pluralidad de buses maestros […]

Gestión de memoria dinámica mejorada con minimización inteligente del consumo de corriente/potencia, del 7 de Septiembre de 2016, de QUALCOMM INCORPORATED: Un procedimiento para realizar la gestión de memoria dinámica, que comprende: obtener un consumo de corriente/potencia en el estado de baja potencia […]

Sistema maestro-esclavo dinámicamente direccionable, así como procedimiento para el direccionamiento dinámico de unidades esclavas, del 13 de Abril de 2016, de EBM-PAPST MULFINGEN GMBH & CO.KG: Sistema maestro-esclavo para la adjudicación dinámica de direcciones de unidades esclavas , que comprende un unidad maestra con una salida […]

PROCEDIMIENTO Y APARATO PARA LLEVAR A CABO UNA OPERACIÓN ATÓMICA DE SEMÁFORO, del 9 de Enero de 2012, de QUALCOMM INCORPORATED: Un sistema de procesamiento que comprende: un bus (106; 106a, 106b); una región de memoria acoplada al bus; y una pluralidad […]