Método y dispositivo para procesar datos.

Un método para procesar datos, que comprende:

después de recibir datos introducidos por un bus de datos,

de acuerdo con una indicación de destino de los datos y una indicación de campo de bit válido de los datos, escribir los datos introducidos por el bus de datos en una memoria caché compartida de lado de enlace ascendente;

interrogar la memoria caché compartida de lado de enlace ascendente de acuerdo con un orden de intervalo de tiempo fijo, leer datos en la memoria caché compartida de lado de enlace ascendente y emitir los datos a respectivos canales correspondientes;

en donde la memoria caché compartida de lado de enlace ascendente consta de N piezas de memoria de acceso aleatorio (RAM) con un ancho de bits especificado, y cada pieza de RAM se divide lógicamente en Y segmentos de RAM; los segmentos de RAM en la misma columna corresponden al mismo canal, y se llaman una columna de segmentos de RAM; comprendiendo, además:

en el proceso de escribir los datos introducidos por el bus de datos en la memoria caché compartida de lado de enlace ascendente,

grabar una posición de escritura de cola de datos actuales de acuerdo con los canales; en cada escritura, seleccionar una columna de segmentos de RAM de acuerdo con la indicación de destino, y tomar la columna de segmentos de RAM de "la última posición final de escritura + 1" como la posición de inicio de la escritura actual, y de acuerdo con la indicación de campo de bit válido de los datos, determinar activar la habilitación de escritura de las piezas de RAM de "campo de bit válido" a su vez a partir de la posición de inicio de la escritura actual.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/CN2013/084481.

Solicitante: ZTE CORPORATION.

Nacionalidad solicitante: China.

Dirección: ZTE PLAZA, KEJI ROAD SOUTH, HI-TECH INDUSTRIAL PARK, NANSHAN DISTRICT SHENZHEN, GUANGDONG 518057 CHINA.

Inventor/es: SHI,XINZHUO.

Fecha de Publicación: .

Clasificación Internacional de Patentes:

  • G06F12/08 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (registro de la información en general G11). › en sistemas de memorias jerárquicas, p. ej. sistemas de memoria virtual.
  • G06F12/084
  • G06F13/16 G06F […] › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de tratamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › para el acceso al bus de memoria (G06F 13/28 tiene prioridad).
  • G06F15/167 G06F […] › G06F 15/00 Computadores digitales en general (detalles G06F 1/00 - G06F 13/00 ); Equipo de tratamiento de datos en general. › que utilizan una memoria común, p. ej. buzón de correo electrónico.

PDF original: ES-2749519_T3.pdf

 

Patentes similares o relacionadas:

Motor de copia de memoria para procesamiento de gráficos, del 2 de Noviembre de 2018, de QUALCOMM INCORPORATED: Un aparato que comprende: una memoria de sistema que es accesible a través de un bus de sistema; y una unidad de procesamiento de gráficos (GPU) que comprende: […]

Asignación de la semántica RDMA con un dispositivo de almacenamiento de alta velocidad, del 31 de Mayo de 2017, de Microsoft Technology Licensing, LLC: Un procedimiento puesto en práctica por ordenador en un sistema informático que incluye un procesador y una memoria, estando destinado el procedimiento para extender unas semánticas […]

Imagen de 'Dispositivo y sistema de automatización de subestación'Dispositivo y sistema de automatización de subestación, del 23 de Septiembre de 2013, de ABB RESEARCH LTD.: Un dispositivo de automatización de subestación SA adaptado para conexión a un bus de estación de unasubestación de un sistema de distribución […]

TOALLITAS Y USO DE LAS MISMAS., del 1 de Mayo de 2007, de COUSINS DISTRIBUTING, INC.: Una toallita que comprende un sustrato insoluble en agua que tiene aplicado al mismo una composición limpiadora que comprende: (a) un tensioactivo y (b) […]

SISTEMA MULTIPROCESADOR., del 1 de Octubre de 2004, de SIEMENS AKTIENGESELLSCHAFT: Sistema multiprocesador, que está constituido por un número n de procesadores y por una memoria de trabajo común asociada a estos procesadores así como […]

DISPOSITIVO DE COMUNICACION ENTRE VARIOS PROCESADORES., del 1 de Febrero de 2004, de ALCATEL: VARIOS PROCESADORES (P11, P12, P13,...) PUEDEN SITUARSE EN DIFERENTES TARJETAS (C1, C2, C3). CADA PROCESADOR ESTA CONECTADO POR UN BUS LOCAL (BL1, BL2, BL3) A UNA MEMORIA […]

SISTEMA DE CALCULO DISTRIBUIDO., del 16 de Julio de 1998, de AT&T CORP.: UN SISTEMA OPERATIVO QUE ESTA ADAPTADO SOBRE TODO A SISTEMAS DISTRIBUIDOS HETEROGENEOS. UNOS SERVICIOS PROPORCIONAN ELEMENTOS DISPONIBLES A UN PROCESO QUE CORRE EN EL […]

Imagen de 'SISTEMA Y METODO DE CONTROL DE ACCESO A MEMORIA COMPARTIDA PARA…'SISTEMA Y METODO DE CONTROL DE ACCESO A MEMORIA COMPARTIDA PARA UNA ARQUITECTURA DE ORDENADOR PARA REDES DE BANDA ANCHA, del 8 de Octubre de 2010, de SONY COMPUTER ENTERTAINMENT INC.: Un sistema de tratamiento por ordenador, comprendiendo dicho sistema de tratamiento: una primera memoria para almacenar programas […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .