Microcontrolador con memoria lineal en una memoria de bancos y procedimiento para el mismo.
Un microcontrolador que, comprende:
una memoria (225) de datos dividida en una pluralidad de bancos (000.
..111) de memoria, en el que dicha memoria (225) de datos comprende un primer conjunto de bancos (000...011) de memoria y un segundo conjunto de bancos (100... 111) de memoria de dicha pluralidad de bancos (000...111) de memoria;
un multiplexor (220) de direcciones para proporcionar una dirección de dicha memoria (225) de datos;
un registro (135) de instrucciones que proporciona una primera dirección parcial a una primera entrada de dicho multiplexor (220) de direcciones;
un registro (210) de selección de bancos para proporcionar una segunda dirección parcial a dicha primera entrada de dicho multiplexor (225) de direcciones; y
una pluralidad de registros de funciones especiales puestos en correspondencia con dicha memoria (225) de datos, incluyendo un registro (245) de direcciones de memoria indirecta acoplado con una segunda entrada de dicho multiplexor (220) de direcciones, en el que
el registro de selección de bancos no está puesto en correspondencia con dicha memoria (225) de datos, al menos un registro de funciones especiales (INDF, TMR0, EECON, PCL, ESTADO, FSR, OSCAL, EEDATOS, PUERTOB, EEADR) es una memoria pone en correspondencia con más de un banco de memoria de dicho primer conjunto de bancos (000...011) de memoria bajo la misma dirección de memoria y en el que el segundo conjunto de bancos (100...111) de memoria forma un bloque de memoria de datos lineal al que no se ponen en correspondencia registros de funciones especiales;
en el que, para el direccionamiento directo, un banco (000...111) de memoria se selecciona mediante dicho registro (210) de selección de bancos y dicho banco de memoria seleccionado se dirige a través de dicho multiplexor (220) mediante una dirección formada por la primera dirección parcial de dicho registro (135) de instrucciones y la segunda dirección parcial de dicho registro (210) de selección de bancos;
y en el que, para el direccionamiento indirecto, dicha memoria (225) de datos se dirige indirectamente mediante la selección de una dirección proporcionada por dicho registro (245) de direcciones de memoria indirecta, permitiendo así el acceso a por lo menos todo el bloque de memoria lineal formado por dicho segundo conjunto de bancos (100...111) de memoria.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2010/023701.
Solicitante: MICROCHIP TECHNOLOGY INCORPORATED.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: 2355 WEST CHANDLER BOULEVARD CHANDLER, ARIZONA 85224-6199 ESTADOS UNIDOS DE AMERICA.
Inventor/es: JULICHER,JOSEPH, STEEDMAN,SEAN, DELPORT,VIVIEN, LUNDSTRUM,ZEKE R.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G06F9/30 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 9/00 Disposiciones para el control por programa, p. ej. unidades de control (control por programa para dispositivos periféricos G06F 13/10). › Disposiciones para ejecutar instrucciones de máquinas, p. ej. decodificación de instrucciones (para ejecutar microinstrucciones G06F 9/22).
PDF original: ES-2619724_T3.pdf
Patentes similares o relacionadas:
Método y equipo para realizar una reorganización de bits de un vector, del 29 de Julio de 2020, de INTEL CORPORATION: Un procesador que comprende:
un decodificador para decodificar una instrucción de reorganización de bits de un vector, comprendiendo […]
Control de ejecución de hilos en un procesador multihilo, del 24 de Junio de 2020, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método para controlar la ejecución de hilos en un entorno informático, comprendiendo dicho método: detener , mediante un hilo […]
Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]
Operaciones SIMD de anchura mixta que tienen operaciones de elementos pares y de elementos impares usando un par de registros para elementos de datos anchos, del 25 de Marzo de 2020, de QUALCOMM INCORPORATED: Un procedimiento para realizar una operación de tipo "una instrucción, múltiples datos" (SIMD) de anchura mixta, comprendiendo el procedimiento: recibir , […]
Transformar especificadores de instrucción no contiguos a especificadores de instrucción contiguos, del 19 de Febrero de 2020, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un producto de programa informático para emular instrucciones en un entorno informático, comprendiendo el producto de programa informático: un medio de almacenamiento […]
Predicados uniformes en sombreadores para unidades de procesamiento de gráficos, del 11 de Diciembre de 2019, de QUALCOMM INCORPORATED: Un procedimiento para procesar datos, comprendiendo el procedimiento: recibir una indicación de que todos los subprocesos de una urdimbre […]
Aumento de protocolo de coherencia para indicar estado de transacción, del 4 de Diciembre de 2019, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método implementado por ordenador para implementar un protocolo de coherencia, comprendiendo el método: enviar , por un procesador (112a) solicitante, […]
Procedimientos y aparatos para predecir la no ejecución de instrucciones de no bifurcación condicional, del 15 de Mayo de 2019, de QUALCOMM INCORPORATED: Un procedimiento para manejar una instrucción de no bifurcación condicional, que comprende: identificar una instrucción […]