Controlador de acceso a memoria, sistemas y procedimientos para optimizar los tiempos de acceso a memoria.

Un controlador de memoria (12), que comprende:

un controlador configurado para acceder al menos a una ubicación de memoria correspondiente a al menos una página de memoria (29) contenida en cada uno de una pluralidad de bancos de memoria (28) de acuerdo con una configuración de acceso a memoria proporcionada para cada uno de la pluralidad de bancos de memoria;

en donde la configuración de acceso a memoria permite que cada uno de una pluralidad de bancos de memoria cierre o deje abierta la al menos una página de memoria y en donde la configuración de acceso a memoria para cada uno de la pluralidad de bancos de memoria se configura como una configuración estática almacenada en uno o más registros internos;

el controlador está configurado además para determinar si la configuración de acceso a memoria almacenada en uno o más registros internos para un banco de memoria entre la pluralidad de bancos de memoria se anulará temporalmente sin cambiar la configuración de acceso a memoria;

en donde el controlador comprende además el primer y el segundo registro de configuración de acceso a memoria dinámica (174, 176), teniendo cada uno un bit para cada uno de la pluralidad de bancos de memoria, en donde los bits en el primer registro de configuración de acceso a memoria dinámica se configuran para permitir que el controlador de memoria anule una página de memoria configurada para cerrarse después del acceso y los bits en el segundo registro de configuración de acceso a memoria dinámica están configurados para permitir que el controlador de memoria anule una página de memoria configurada para dejarla abierta después del acceso; y

en donde el controlador está configurado para cerrar o dejar abierta la al menos una página de memoria en base a la configuración de acceso a memoria proporcionada para cada uno de la pluralidad de bancos de memoria y en base a los bits en los primer y segundo registros de configuración de acceso a memoria dinámica.

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2010/027981.

Solicitante: QUALCOMM INCORPORATED.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: Attn: International IP Administration 5775 Morehouse Drive San Diego, CA 92121 ESTADOS UNIDOS DE AMERICA.

Inventor/es: MADDALI,SRINIVAS, SRIRAMAGIRI,DEEPTI VIJAYALAKSHMI.

Fecha de Publicación: 9 de Enero de 2019.

Clasificación Internacional de Patentes:

G06F12/02 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Direccionamiento o asignación; Traslado (secuenciación de direcciones de programa G06F 9/00; disposiciones para seleccionar una dirección en una memoria digital G11C 8/00).
G06F12/06 G06F 12/00 […] › Direccionamiento de un bloque físico de posiciones, p. ej. por dirección de base, direccionamiento de módulos, extensión del espacio de direcciones, dedicación de memoria (G06F 12/08 tiene prioridad).
G06F12/08 G06F 12/00 […] › en sistemas de memorias jerárquicas, p. ej. sistemas de memoria virtual.
G06F13/16 G06F […] › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de procesamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › para el acceso al bus de memoria (G06F 13/28 tiene prioridad).
G11C11/408 G […] › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad). › Circuitos de direccionamiento.

PDF original: ES-2719544_T3.pdf

Patentes similares o relacionadas:

Método y aparato para un acceso a memoria basado en hilos en un procesador multihilo, del 11 de Septiembre de 2019, de QUALCOMM INCORPORATED: Método para acceder a una memoria por un procesador multihilo , comprendiendo el método: determinar un identificador de hilo asociado a un […]

Aparato de acceso a datos que usa un dispositivo de memoria, del 31 de Julio de 2019, de LSIS Co., Ltd: Un aparato de acceso a datos que utiliza un dispositivo de memoria para mapear direcciones, que comprende: un dispositivo de memoria de 8 bits que tiene una […]

Uso de compresión de memoria para reducir la carga de compromiso de memoria, del 6 de Mayo de 2019, de Microsoft Technology Licensing, LLC: Un método de reducir una cantidad de compromiso de memoria para un programa en un dispositivo de cálculo , comprendiendo el método: determinar […]

Dispositivo de memoria híbrida con una única interfaz, del 23 de Enero de 2019, de Microsoft Technology Licensing, LLC: Un procedimiento que comprende: recibir, en un controlador , órdenes, direcciones y datos en un dispositivo de memoria mediante una interfaz definida asociada […]

Método y aparato de extensión de particiones, del 20 de Diciembre de 2017, de HUAWEI TECHNOLOGIES CO., LTD.: Un método de extensión de particiones, que comprende: adquirir un valor medio de cantidades de particiones en todos los nodos […]

Procedimiento y dispositivo de instalación de una aplicación MIFARE en una memoria MIFARE, del 20 de Diciembre de 2017, de IDEMIA France: Procedimiento de instalación de la aplicación MIFARE en una memoria MIFARE , estando la aplicación MIFARE de acuerdo con la norma ISO 14443A y memorizada en un […]

Procesador digital de señales y método para direccionar una memoria en un procesador digital de señales, del 18 de Octubre de 2017, de MediaTek Sweden AB: Un procesador digital de señales que comprende al menos una unidad funcional, que puede ser una unidad de ejecución de vectores , o un acelerador, […]

PROCEDIMIENTO DE IDENTIFICACIÓN DE LOS NODOS DE UNA RED INFORMATIVA EN UNA INSTALACIÓN DE CLIMATIZACIÓN DE VEHÍCULO AUTOMÓVIL, del 1 de Junio de 2011, de VALEO SYSTEMES THERMIQUES: Procedimiento de identificación de nodos (N1, N2, N3,... Nn) de red informativa en una instalación de climatización que comprende una pluralidad […]