(19/06/2019) Un dispositivo de memoria que comprende: un primer generador de reloj configurado para generar una primera señal de reloj (RCLKb) utilizada para operaciones de lectura y escritura; un segundo generador de reloj configurado para generar una segunda señal de reloj (WCLKb) utilizada para operaciones de escritura; una matriz de memoria que comprende células de memoria y células ficticias; caracterizado por que: el primer generador de reloj comprende un primer circuito configurado para generar bordes iniciales en la primera señal de reloj basada en una señal de reloj externa (CLK) y para generar bordes finales en la primera señal…

(13/05/2015) Un aparato que comprende: una célula bit acoplada a una primera línea de bit , a una segunda línea de bit , y a una línea de palabra que es sensible a un circuito de ataque de línea de palabra ; un amplificador de lectura acoplado a la primera línea de bit y a la segunda línea de bit ; un circuito de temporización configurado para generar una primera señal y una segunda señal ; un circuito de bucle configurado para suministrar una señal de administración de aplicación de lectura al amplificador de lectura en respuesta a la recepción de la primera señal ; y un circuito de habilitación…