Método de fabricación de estructuras de puerta de transistores MOSFET sobre semiconductores III-V.

Fabricación de estructuras de puerta de transistores MOSFET sobre semiconductores III-V.

Esta invención propone aplicar la pulverización de alta presión de nanoláminas metálicas de escandio y un lantánido y su posterior oxidación por plasma temperatura ambiente sobre sustratos semiconductores III-V, de interés para dispositivos MOSFET, tanto planares como FinFETs. La ventaja de estos semiconductores es que tienen mayor movilidad de portadores en el canal que el Si, mayor transconductancia y menor retardo de conmutación con respecto a la tecnología actual.

Se obtienen estructuras MOS funcionales sobre semiconductores alternativos al Si con un óptimo recubrimiento de escalones. Solamente se necesitan tecnologías de vacío alto-medio y que tienen un menor impacto medioambiental que sus alternativas. Supone una simplificación del proceso de fabricación al no tener que realizarse ningún proceso de depuración-filtrado-limpieza de residuos muy dañinos para el medio ambiente y reducción de los tiempos de vacío previo al depósito.

Método de fabricación de estructuras de puerta de transistores MOSFET sobre semiconductores III-V

Sector técnico Esta invención se encuadra de la fabricación de dispositivos

Estado de la técnica Los transistores de efecto campo metal-óxido-semiconductor (MOSFET) tanto de tipo n-MOS como de tipo p-MOS son la pieza básica de la tecnología microelectrónica actual y los responsables de la cada vez mayor funcionalidad y velocidad de proceso de la electrónica de consumo (ordenadores, móviles, tabletas, etc.) .

En su carrera por conseguir mejores rendimientos están compitiendo dos microarquitecturas de dispositivos: la continuación con la tecnología planar convencional sobre sustratos SOl (silicon-on-insulator) , y la fabricación de estructuras en 3D en la arquitectura FinFET. En ambos casos se hace necesario sustituir el material dieléctrico o aislante de puerta (habitualmente oxinitruro de silicio) por otros materiales con mayor permitividad. En la actualidad para dispositivos de altas prestaciones la elección habitual de dieléctrico de alta permitividad para la puerta del transistor es una bicapa de Si02/Hf02.

Un transistor MOSFET planar convencional (Figura 1) está compuesto esencialmente por un sustrato (1) , que puede ser una oblea de Si o o silicio crecido sobre un aislante (Silicon On Insulatoro SOl) , con dos zonas dopadas con el tipo opuesto al sustrato que se denominan Drenador (2) y Fuente (3) y una estructura de Puerta (4) que está en un plano superpuesto y paralelo al del sustrato y que se extiende entre los dos electrodos anteriores. La estructura de puerta está formada por el dieléctrico de puerta (5) , en íntimo contacto con el sustrato y el electrodo de puerta (6) , depositado encima del dieléctrico y constituido por un material metálico o semiconductor de alta conductividad.

Un FinFET es un dispositivo conceptualmente idéntico a un transistor planar. Una sección perpendicular al flujo de los portadores se muestra en la Figura 2. En estos transistores la estructura de puerta, dieléctrico (11) Y electrodo (12) , se deposita sobre una "aleta" (fin) de semiconductor (13) , construida sobre el sustrato (14) . La aleta une drenador y fuente. De esta manera, se aprovecha además del canal horizontal (15) , los canales que se forman en las paredes verticales (16) y (17) de la aleta. Por lo tanto, la anchura efectiva del canal se puede aumentar manteniendo la superficie que ocupa el dispositivo en la oblea, sin más que aumentar la altura de la aleta. Además, esta arquitectura tiene un mejor control de la tensión umbral, por lo que necesita un menor dopado de la aleta semiconductora. Esta serie de ventajas supone, junto con la reducción de tamaño de los dispositivos, una corriente de drenador mayor y menor corriente de fuga cuando el transistor está en modo apagado, lo que lleva a que la electrónica sea más rápida y consuma menos potencia.

En ambas arquitecturas la estructura de puerta es la zona fundamental en el funcionamiento del dispositivo. Dicha zona tiene que reunir unos requisitos, tanto eléctricos como geométricos, muy estrictos para garantizar el correcto funcionamiento del transistor. Desde el punto de vista eléctrico, la intercara entre el sustrato semiconductor y el aislante de puerta debe ser lo menos defectuosa posible para maximizar la movilidad superficial, y por tanto garantizar la máxima corriente entre el Drenador y la Fuente en la situación de inversión. Por otra parte, las prestaciones del MOSFET son tanto mejores cuanto mayor es la capacidad por unidad de área del aislante de puerta. En concreto, esto implica un espesor físico del aislante de unos 2-4 nm. En la actualidad, la industria microelectrónica está instalando en las cadenas de producción dieléctricos de alta permitividad basados en óxido de hafnio, lo que permite que el espesor del dieléctrico no sea excesivamente delgado sin comprometer las características eléctricas del mismo.

Independientemente de la arquitectura de dispositivo, en el futuro cercano, el Si dejará de ser suficiente como sustrato semiconductor debido a su moderada movilidad, y la zona del canal deberá sustituirse por un semiconductor de mayor movilidad, un material III-V para n-MOS y Ge o SixGe1_x para p-MOS. La mayor movilidad del sustrato conduce a un incremento del parámetro de transconductancia del transistor, con la consiguiente reducción de los retardos de conmutación y, en definitiva, una mayor velocidad de procesamiento. Sin embargo, la fabricación de dieléctricos de alta-k sobre sustratos III-V ó SixGe1_x es mucho más compleja que sobre Si, dado que su tecnología aún no está tan desarrollada y están mucho más limitados en cuanto a su máxima temperatura de proceso.

En la industria el aislante de la puerta de alta permitividad, en esta invención que se propone: óxidos de tierras raras puros o escandatos de tierras raras, se fabrica mediante Atomic Layer Deposition (ALD) , como se describe en la patente US 7326656-B2, o mediante Metal-Organic Chemical Vapour Deposition (MOCVD) , como lo plantean H. H. Oh et al. (2009) , y siempre sobre sustratos de Si. En estas técnicas el dieléctrico se obtiene mediante descomposición química de gases precursores. Por ejemplo, en el caso del los escandatos de gadolinio, se emplean gases tales como Sc (THDh (THD = 2, 2, 6, 6-tetrametil3, 5-heptanodionato) , (C5H5hSc, Gd (THDh o M (EDMDDh (M=Sc o Gd; EDMDD=6-etil-2, 2-dimetil -3, 5-decanodionato) , etc. según. H. Oh et al. (2009) .

Estos gases en general son muy tóxicos y contaminantes, por lo que tanto su fabricación como su procesado posterior son procesos muy costosos y delicados, a fin de asegurar un proceso de fabricación respetuoso para el medio ambiente. Además, al contener elementos diferentes de los deseados en la película, la contaminación de las láminas es relativamente alta.

Por otro lado, además del ALD, otra técnica habitual para depositar dieléctricos sobre aislantes III-V es Molecular Beam Epitaxy (MBE) descrita por M.Hong et al. (1999) . Esta técnica aún está lejos de la fase industrial, y permite fabricar láminas delgadas amorías o epitaxiales con muy baja contaminación ya que trabaja en ultra-alto vacío. Sin embargo, esta técnica no es prometedora para FinFETs, ya que recubre mal los escalones, el depósito es poco uniforme cuando se emplean obleas de gran diámetro, y además adolece de un bajo rendimiento en obleas/hora debido a la necesidad de condiciones de ultra-alto vacío.

Hasta el momento no se ha demostrado la viabilidad de depositar dieléctricos de alta permitividad funcionales sobre materiales III-V mediante pulverización, ya que los sistemas de pulverización estándar producen un excesivo dañado del sustrato, así como un recrecimiento de la intercara aislante/III-V. Esto conlleva estructuras MOS no funcionales, esto es, que no son capaces de invertir la superficie, con lo que no se pueden emplear en transistores de efecto campo.

En esta patente se plantea aplicar una técnica alternativa de obtención del aislante de la puerta. Un proceso similar a éste, salvo que no emplea nano-laminados sino que deposita Gd203, ha demostrado su funcionalidad sobre Si como lo cuentan M. Pampillon et al. (2011) y sobre InP, como se quiere proteger en esta patente.

Esta técnica no necesita recurrir al uso de gases contaminantes ni a técnicas de ultra-alto vacío, y además no emplea elementos químicos distintos a los de la película objetivo, salvo argón, que al ser un gas noble, no se incorpora a la película. Dicha técnica se conoce como pulverización de alta presión (High Pressure Spuftering, HPS) , como se recoge en la patente P200902006, y tiene como fundamento el crecimiento de una capa delgada de un cierto material a partir de la extracción de átomos de una pastilla de este mismo material por bombardeo de iones de un gas noble, en este caso, argón.

Esto es posible ya que el gas noble se ioniza formando un plasma de iones positivos que son acelerados hacia la pastilla que se encuentra a potencial eléctrico negativo. Por lo que dicha pastilla se denomina "cátodo", debido a su polarización, o "blanco", ya que es objeto de bombardeo iónico. Los átomos arrancados del blanco se incorporan a un sustrato, formando la película delgada.

En la bibliografía científica sobre dieléctricos de alta permitividad depositados sobre semiconductores III-V solamente se han publicado curvas capacidad-voltaje típicas de la estructura MOS, esto es, que muestren inversión, vaciamiento e inversión, empleando ALD, descrito en la patente US 2008/0048216, o MBE, como lo emplean Hong et al. (1999) . El método que se propone aplicar en esta patente consigue fabricar... [Seguir leyendo]

1. Método de fabricación de estructuras de puerta de transistores MOSFET caracterizado porque comprende las fases:

depósito por pulverización de alta presión o High Pressure Spuftering (HPS) de al menos un material metálico de tierras raras sobre la superficie de un semiconductor del grupo III-V, mediante la utilización de un sistema de blancos móviles que permite cambiar de blanco durante el proceso sin sacar la muestra del sistema, en atmósfera de Ar;

oxidación por plasma del conjunto semiconductor-metal;

depósito de una primera capa del electrodo metálico superior de la estructura de puerta por bombardeo de un blanco de Ti mediante la técnica de High Pressure Sputtering (HPS) en atmósfera mixta de N2 y Ar para obtener TiN;

depósito de una segunda capa sobre la primera del electrodo metálico superior de la estructura de puerta por bombardeo de un blanco de Ta mediante la técnica de High Pressure Spuftering (HPS) en atmósfera mixta de N2 y Ar para obtener TaN.

2. Método de fabricación de estructuras de puerta de transistores MOSFET según la reivindicación 1 caracterizado porque el material metálico de tierras raras tiene por composición ScxGd1-x03donde Q<x<1.

3. Método de fabricación de estructuras de puerta de transistores MOSFET según la reivindicación 1 y 2 caracterizado porque el ScxGd1-x0 3 se sustituye por ScGd03.

4. Método de fabricación de estructuras de puerta de transistores MOSFET según la reivindicación 1 y 2 caracterizado porque el Gd se sustituye por Dy.

5. Método de fabricación de estructuras de puerta de transistores MOSFET según las reivindicaciones 1 a 4 caracterizado porque el semiconductor III-V es InP.

6. Método de fabricación de estructuras de puerta de transistores MOSFET según las reivindicaciones 1 a 4 caracterizado porque el semiconductor III-V es GaAs.

7. Método de fabricación de estructuras de puerta de transistores MOSFET según las reivindicaciones 1 a 4 caracterizado porque el semiconductor III-V es InxGa1_xAs, donde 0<x<1.

8. Método de fabricación de estructuras de puerta de transistores MOSFET 5

según las reivindicaciones 1 a 4 caracterizado porque el semiconductor III-V se sustituye por SixGe1_x, donde 0<x<1.

9. Método de fabricación de estructuras de puerta de transistores MOSFET según la reivindicación 1 caracterizado porque la arquitectura del transistor MOSFET en lugar de planar es del tipo FinFET.

10. Método de fabricación de estructuras de puerta de transistores MOSFET según la reivindicación 1 caracterizado porque la presión de trabajo en la pulverización varía entre 0, 5 y 3 mbar.

11. Método de fabricación de estructuras de puerta de transistores MOSFET según las reivindicaciones 1 y 10 caracterizado porque la presión 15 de trabajo en la pulverización es de 0, 5 mbar.

12. Método de fabricación de estructuras de puerta de transistores MOSFET según la reivindicación 1 caracterizado porque la pulverización de alta presión HPS y la oxidación se realizan a temperatura ambiente.

(4 )

(3)

(2)

(6)

(5 )

(1)

Figura 1

(14)

(12)

í (11)

(15)

(16) (17)

(13)

Figura 2.