(01/01/2020) Un sistema de procesamiento de datos , que comprende una unidad central de procesamiento, CPU , una memoria , un controlador de Interconexión de Componentes Periféricos, PCIe, , un adaptador de red y al menos un dispositivo de memorización PCIe y que comprende, además: una unidad de gestión , configurada para obtener, cuando el sistema de procesamiento de datos recibe una demanda de datos, una primera dirección de memorización de datos demandados en el dispositivo de memorización PCIe de conformidad con una primera información de dirección incluida en la demanda de datos, en donde la primera dirección de memorización es una dirección…

(25/09/2019) Un procedimiento que comprende: traducir , por una primera unidad de procesamiento , una dirección de memoria virtual a una dirección de memoria física usando una tabla de páginas común almacenada en una memoria , en el que la primera unidad de procesamiento comprende un unidad central de procesamiento (CPU); acceder , por la primera unidad de procesamiento, a un fragmento de memoria (334A-N) identificado por la dirección de memoria física; traducir , por una segunda unidad de procesamiento , la dirección de memoria virtual a la dirección de memoria física usando la tabla de páginas común almacenada en la memoria, en el que la segunda unidad de procesamiento comprende una unidad de procesamiento de gráficos (GPU); acceder , por la segunda unidad de procesamiento, al…

(17/01/2018) Un dispositivo de comprobación de traducción de dirección que comprende: una unidad de gestión de memoria de traducción entre una dirección virtual y una dirección física sobre la base de una tabla de traducción de traducción entre direcciones físicas que son direcciones en memoria física y direcciones virtuales que son direcciones en memoria virtual, estando la unidad de gestión de memoria provista de una memoria intermedia de almacenamiento de información de tabla de traducción que indica la tabla de traducción; medio de almacenamiento proporcionado fuera de la unidad de gestión de memoria y que tiene almacenado en el mismo la información de tabla de traducción e información de detección de error adjuntada a la información de tabla de traducción, siendo la información de detección…

(28/12/2016) Un procedimiento implementado por ordenador para aumentar la cantidad de memoria disponible para asignación a procesos de programas que se ejecutan en un dispositivo informático, donde la memoria es una memoria paginada, comprendiendo el procedimiento: identificar un primer conjunto de páginas de memoria que se han modificado, en el que el primer conjunto de páginas de memoria se asigna a uno de los procesos; comprimir el primer conjunto de páginas de memoria en un almacenamiento comprimido de la memoria paginada, en el que el almacenamiento comprimido está compuesto por un segundo conjunto de páginas de memoria; permitir a un administrador de memoria reutilizar…

(16/09/2015) Un método de adaptar un proceso de indexación de acceso uniforme con una memoria flash NAND de acceso no uniforme , incluyendo el método: a) almacenar un diccionario de registros de índice en la memoria de acceso no uniforme , incluyendo los registros de índice claves de índice; b) mantener una tabla de traducción de compartimentos para mapear identificadores de compartimento lógicos a posiciones de compartimento físico de la memoria incluyendo generar un identificador de compartimento lógico por el hashing de desplazamiento de una clave de índice e incluyendo la tabla un mapeado del identificador de compartimento lógico a una posición de compartimento físico de la memoria donde se almacena el registro de índice asociado ; c) recoger en cache una pluralidad de compartimentos, donde cada compartimento incluye un conjunto…

(28/08/2013) Un método de traducción de direcciones en un entorno informático, dicho método que comprende: obtener una dirección a partir de un adaptador a ser traducida a una dirección de memoria directamenteutilizable en el acceso a la memoria del sistema del entorno informático, la dirección que comprende unapluralidad de bits, la pluralidad de bits que comprende una primera parte de bits y una segunda parte de bits;recibir un valor de intervalo de direcciones que indica un intervalo de direcciones permitidas, en donde elintervalo se define por una dirección base y un límite situado en una entrada de tabla de dispositivoasociada con el adaptador, la entrada de tabla de dispositivo situada…

(18/06/2013) Un método para proteger datos en un sistema de ordenador que tiene una jerarquía de tablas de traducción utilizadas para la traducción de una dirección virtual a una dirección traducida de un bloque dedatos en almacenamiento principal, comprendiendo el método: obtener la dirección virtual que ha de ser traducida; obtener un origen inicial de una tabla de traducción de dicha jerarquía de tablas de traducción, comprendiendo dichajerarquía de tablas de traducción una tabla de segmento; basándose en el origen inicial obtenido, obtener una entrada de tabla de segmento a partir de dicha tabla desegmento, configurada dicha entradas de tabla de segmento para contener un campo de control de formato; en respuesta a una función de DAT mejorada que es habilitada, determinar si dicho campo de control de formato endicha entrada…

(05/06/2013) Método de traducción de una dirección virtual en una dirección traducida de un bloque de datos enalmacenamiento principal en un sistema informático de una arquitectura de máquina que tiene una jerarquíade tablas de traducción utilizada para la traducción de dicha dirección virtual, comprendiendo elmétodo: obtener una dirección virtual a traducir; obtener una dirección de origen de una tabla de traducción de dicha jerarquía de tablas de traducción; utilizar una parte de índice de dicha dirección virtual para hacer referencia a una entrada en dicha tabla detraducción; caracterizado por determinar si está habilitado un campo de control de formato en dicha entrada de tabla detraducción, en el que un campo de control formato no habilitado de la entrada de tabla de traducción…

(22/01/2013) Método ejecutado por una aplicación para actualizar datos almacenados en una pluralidad de memorias físicasconectadas a una unidad de gestión de memoria (MMU) controlada por un microprocesador, dicha unidad de gestión dememoria (MMU) realizando una transacción de actualización traduciendo direcciones de página de 5 memoria virtual endirecciones de páginas de memoria física por lectura de una tabla de página (PT) siguiendo una pluralidad deindicadores de dirección que forman una estructura de ramificación, el método se caracteriza porque éste comprendelas siguientes etapas: - definir, por un primer atributo de versión (O),…

(04/06/2012) Un método de modelado de una memoria cache de datos de un procesador destino, para simular el comportamiento de dicha memoria cache de datos en la ejecución de un código software en una plataforma que comprenda dicho procesador destino, donde dicha simulación se realiza en una plataforma nativa que tiene un procesador diferente del procesador destino que comprende dicha memoria cache de datos que se va a modelar, donde dicho modelado se realiza mediante la ejecución en dicha plataforma nativa de un código software que se basa en dicho código software a ejecutar en dicha plataforma destino, extendido con información para modelar dicho comportamiento de dicha memoria cache de datos del procesador destino, donde el método comprende las etapas de: analizar el código software a ejecutar en la plataforma destino…

(05/04/2012) Un método de modelado de una memoria cache de datos de un procesador destino, para simular el comportamiento de dicha memoria cache de datos en la ejecución de un código software en una plataforma que comprenda dicho procesador destino, donde dicha simulación se realiza en una plataforma nativa que tiene un procesador diferente del procesador destino que comprende dicha memoria cache de datos que se va a modelar, donde dicho modelado se realiza mediante la ejecución en dicha plataforma nativa de un código software que se basa en dicho código software a ejecutar en dicha plataforma destino, extendido con información para modelar dicho comportamiento de dicha…

(28/03/2012) Procedimiento para la calificación de una excepción de traducción en una función de traducción dinamica de direcciones, capaz de traducir una dirección virtual a una dirección traducida de un bloque de datos en el almacenamiento principal en un sistema informatico, comprendiendo el procedimiento: obtener una dirección virtual a traducir; traducir dinamicamente la dirección virtual a una dirección real o absoluta de un bloque de datos deseado en el almacenamiento principal; y en respuesta a un evento de interrupción de excepción de traducción que ha ocurrido durante la traducción dinamica de direcciones de la dirección virtual, almacenar en un calificador de excepción de traducción, bits para indicar que dicha excepción de traducción era una de entre una excepción OAT…

(28/03/2012) Un método para llevar a cabo una función de gestión de trama en un procesador capaz de traducir una dirección virtual a una dirección traducida de un bloque de datos en almacenamiento principal en un sistema informático de una arquitectura de máquina que tiene una jerarquía de tablas de traducción utilizadas para la traducción de dicha dirección virtual, estando definida dicha función de gestión de trama para dicha arquitectura de máquina, estando el método caracterizado por que comprende: obtener una instrucción de máquina que contiene un código de operación para una instrucción de activar clave de almacenamiento y borrar; y ejecutar la instrucción de máquina, comprendiendo: obtener un campo de gestión de trama con un campo de clave que comprende una serie de bits de…

(15/02/2011) Procedimiento de gestión de una memoria comprendiendo unos elementos memorizados que están organizados según una jerarquía y que comprenden cada uno un encabezamiento conteniendo una información de identificación individual y un cuerpo conteniendo datos, caracterizado porque la información de identificación de cada elemento está codificada sobre una pluralidad de bytes susceptibles de tomar un primer y un segundo valor, y porque la información de identificación de cada elemento se obtiene volviendo a coger la información de identificación de un elemento constituyendo en la jerarquía un antecedente directo del elemento concernido y cambiando en esta información de identificación del antecedente el valor de un byte al primer valor situado después del último byte al segundo…

(16/03/2002) SE PRESENTA UNA MEMORIA DE CACHE INTERCALADO QUE TIENE CAPACIDAD DE ACCESO MULTIPLE DE CICLO SIMPLE. LA MEMORIA DE CACHE INTERCALADO COMPRENDE SUBMATRICES MULTIPLES DE CELDAS DE MEMORIA, UN CIRCUITO LOGICO DE ARBITRAJE PARA RECIBIR MULTIPLES DIRECCIONES DE ENTRADA PARA AQUELLAS SUBMATRICES Y UN CIRCUITO DE ENTRADA DE DIRECCIONES PARE APLICAR LAS MULTIPLES DIRECCIONES DE ENTRADA A ESAS SUBMATRICES. CADA UNA DE LA SUBMATRICES INCLUYE UNA SECCION DE DATOS PARES Y UNA SECCION DE DATOS IMPARES Y TRES MEMORIAS DIRECCIONABLES POR EL CONTENIDO PARA RECIBIR LAS MULTIPLES DIRECCIONES DE ENTRADA PARA SU COMPARACION CON LAS ETIQUETAS ALMACENAS EN ESTAS TRES MEMORIAS DIRECCIONABLES POR EL CONTENIDO. LA PRIMERA DE LAS TRES MEMORIAS DIRECCIONABLES POR EL CONTENIDO ESTA ASOCIADA CON LA…

(16/10/1996) SE DESCRIBEN APARATO Y METODO PARA EXPEDIR LA TRASLACION DE UNA DIRECCION VIRTUAL, PROVISTA POR UNA UNIDAD CENTRAL DE PROCESO, A UNA DIRECCION REAL, PARA ACCEDER A UNA UNIDAD DE MEMORIA "CACHE". LA TECNICA SE BASA EN EL HECHO DE QUE UN PROCEDIMIENTO HABITUAL DIRIGIRA LOCALIZACIONES EN UN NUMERO LIMITADO DE PAGINAS DE DATOS DE MEMORIA DURANTE INTERVALOS SIGNIFICATIVOS DE LA EJECUCION DEL PROCESO. SE PROVEE UNA PEQUEÑA MEMORIA ASOCIATIVA, LA CUAL EN RESPUESTA A AL MENOS UNA PORCION DEL NUMERO DE PAGINAS VIRTUALES, PROVEE RAPIDAMENTE UNA PORCION DE PRUEBA DEL NUMERO DE PAGINAS REALES. LA PORCION DE PRUEBA DEL NUMERO DE PAGINAS REALES SE USA, EN ADELANTE CON LAS PORCIONES DE PALABRA (NO CAMBIADAS) DE LAS DIRECCIONES, PARA ACCEDER A LA UNIDAD DE DIRECTORIO DE LA MEMORIA "CACHE"…

(01/10/1993) UN SISTEMA DE COMPUTADOR MULTIPROCESADOR QUE INCLUYE UNA MEMORIA PRINCIPAL Y VARIAS UNIDADES CENTRALES DE PROCESOS QUE ESTAN CONECTADAS PARA COMPARTIR LA MEMORIA PRINCIPAL POR MEDIO DE UN BUS COMUN. CADA CPU TIENE UNIDADES DE ALMACENAMIENTO DE INSTRUCCIONES Y DE DATOS, CADA UNA ORGANIZADA EN PAGINAS BASICAS PARA LA COMPLETA COMPATIBILIDAD DE OPERACION CON PROCESOS DEL USUARIO. CADA UNIDAD DE ALMACENAMIENTO INCLUYE UN NUMERO DE MEMORIAS DIRECCIONABLES POR SU CONTENIDO CAM Y MEMORIAS DIRECTAMENTE DIRECCIONABLES RAM ORAGANIZADAS PARA COMBINAR UN MAPA ASOCIATIVO Y DIRECTO DE LOS DATOS O LAS INSTRUCCIONES EN UNA PAGINA BASICA. UNA ENTRADA CAM EN RESPUESTA A UNA DIRECCION…