Dispositivo de inspección de traducción de dirección, dispositivo de procesamiento central y procedimiento de inspección de traducción de dirección.
Un dispositivo de comprobación de traducción de dirección que comprende:
una unidad (20) de gestión de memoria de traducción entre una dirección virtual y una dirección física sobre la base de una tabla de traducción de traducción entre direcciones físicas que son direcciones en memoria (14) física y direcciones virtuales que son direcciones en memoria virtual, estando la unidad de gestión de memoria provista de una memoria (26) intermedia de almacenamiento de información de tabla de traducción que indica la tabla de traducción;
medio (18) de almacenamiento proporcionado fuera de la unidad (20) de gestión de memoria y que tiene almacenado en el mismo la información de tabla de traducción e información de detección de error adjuntada a la información de tabla de traducción, siendo la información de detección de error de detección de la presencia o ausencia de un error en traducción entre una dirección virtual y una dirección física realizada por la unidad (20) de gestión de memoria; y
medio (12) de detección de error de detección de la presencia o ausencia del error sobre la base de la información de detección de error,
caracterizado porque
un valor predeterminado se almacena en una dirección física predeterminada en la memoria (14) física, la información de detección de error es información de traducción entre la dirección física predeterminada y una dirección virtual, y
el medio (12) de detección de error se configura para usar la información de detección de error leída en la memoria (26) intermedia para leer un valor almacenado en la memoria (14) física de acuerdo con la dirección virtual que corresponde a la dirección física predeterminada y detectar si el valor leído es o no el mismo que el valor predeterminado.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/JP2011/063695.
Solicitante: MITSUBISHI HEAVY INDUSTRIES, LTD..
Inventor/es: NAKAIDE,MINORU, TODA,SHINICHI.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G06F11/07 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 11/00 Detección de errores; Corrección de errores; Monitorización (detección, corrección o monitorización de errores en el almacenamiento de información basado en el movimiento relativo entre el soporte de registro y el transductor G11B 20/18; monitorización, es decir, supervisión del progreso del registro o reproducción G11B 27/36; en memorias estáticas G11C 29/00). › Respuesta ante la aparición de un defecto, p. ej. tolerancia ante fallos.
- G06F11/10 G06F 11/00 […] › añadiendo cifras binarias o símbolos especiales a los datos expresados según un código, p. ej. control de paridad, exclusión de los 9 o de los 11.
- G06F12/10 G06F […] › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Traducción de direcciones.
- G06F12/1009 G06F 12/00 […] › utilizando tablas de páginas, p. ej. estructuras de tablas de páginas.
- G06F12/1027 G06F 12/00 […] › utilizando medios de traducción de direcciones asociativas o pseudo-asociativas, p. ej. un repertorio de páginas activas.
PDF original: ES-2662127_T3.pdf
Patentes similares o relacionadas:
Método de segmentación de un bloque de transporte en múltiples bloques de código cuando se añade una CRC a cada bloque de código, del 2 de Octubre de 2019, de LG ELECTRONICS INC.: Un método para transmitir datos en un sistema de acceso inalámbrico, el método que comprende: obtener (S601) un número C de bloques de código en base […]
Dispositivo de memoria de semiconductor no volátil, del 28 de Agosto de 2019, de Winbond Electronics Corp: Un dispositivo de almacenamiento de semiconductor no volátil , que comprende: una matriz de memoria ; una pluralidad de circuitos de retención de […]
Seguimiento de cambios usando redundancia en tiempo lógico, del 4 de Junio de 2019, de Microsoft Technology Licensing, LLC: Un método para mantener el seguimiento de cambios entre porciones unitarias de un sistema de almacenaje, comprendiendo el método: […]
Métodos y sistemas para detectar y corregir errores en una memoria no volátil, del 30 de Enero de 2019, de Winbond Electronics Corp: Un sistema de memoria, que comprende: una matriz de memoria no volátil resistiva configurada para almacenar datos, bits de anticipación y bits de […]
Sistemas y métodos para asegurar datos en movimiento, del 9 de Mayo de 2018, de Security First Corp: Un método para leer y escribir un conjunto de datos, que comprende: dividir el conjunto de datos en una o más comparticiones de datos 5 usando un algoritmo […]
Método para procesar datos en Ethernet, circuito integrado de capa física y dispositivo de Ethernet, del 2 de Mayo de 2018, de HUAWEI TECHNOLOGIES CO., LTD.: Un método de procesamiento de datos de Ethernet, aplicable al procesamiento de datos en un extremo de transmisión, que comprende: * la realización de una codificación […]
Procedimiento, dispositivo y sistema de almacenamiento distribuido, del 11 de Octubre de 2017, de HUAWEI TECHNOLOGIES CO., LTD.: Un procedimiento de almacenamiento distribuido, que comprende: dividir un archivo de datos para generar K segmentos de datos, dividir cada segmento de […]
EQUILIBRIO DE RECURSOS REDUNDANTES EN UNA AGRUPACION DE UNIDADES DE ALMACENAMIENTO, del 1 de Mayo de 2009, de INTERNATIONAL BUSINESS MACHINES CORPORATION: Un método para aumentar una tolerancia de error de una agrupación anamórfica de m unidades de almacenamiento, comprendiendo el método las operaciones […]