PROCEDIMIENTO Y APARATO PARA LLEVAR A CABO UNA OPERACIÓN ATÓMICA DE SEMÁFORO.

Un sistema (100) de procesamiento que comprende:

un bus (106;

106a, 106b);

una región (104) de memoria acoplada al bus; y

una pluralidad de componentes (102; 102a, 102b) de procesamiento que tienen acceso a la región (104) de memoria por medio del bus (106; 106a, 106b), estando configurado cada uno de los componentes de procesamiento para llevar a cabo una operación de semáforo para obtener acceso a la región (104) de memoria solicitando simultáneamente una operación de lectura y de escritura a un emplazamiento de semáforo por medio del bus (106; 106a, 106b), caracterizado porque la solicitud simultánea es llevada a cabo emitiendo simultáneamente dos copias de una dirección de semáforo al emplazamiento de semáforo por medio del bus (106; 106a, 106b).

Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2005/038516.

Solicitante: QUALCOMM INCORPORATED.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 5775 MOREHOUSE DRIVE SAN DIEGO, CALIFORNIA 92121 ESTADOS UNIDOS DE AMERICA.

Inventor/es: SPEIER,Thomas,Philip.

Fecha de Publicación: .

Fecha Solicitud PCT: 24 de Octubre de 2005.

Clasificación Internacional de Patentes:

  • G06F13/16A8S

Clasificación PCT:

  • G06F13/16 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 13/00 Interconexión o transferencia de información u otras señales entre memorias, dispositivos de entrada/salida o unidades de tratamiento (circuitos de interfaz para dispositivos de entrada/salida específicos G06F 3/00; sistemas multiprocesadores G06F 15/16). › para el acceso al bus de memoria (G06F 13/28 tiene prioridad).

Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Liechtensein, Luxemburgo, Países Bajos, Suecia, Mónaco, Portugal, Irlanda, Eslovenia, Finlandia, Rumania, Chipre, Lituania, Letonia.

PDF original: ES-2371767_T3.pdf

 


Fragmento de la descripción:

Procedimiento y aparato para llevar a cabo una operación atómica de semáforo Campo La presente revelación versa en general acerca de sistemas de procesamiento que emplean una arquitectura de bus y, más específicamente, acerca de procedimientos y aparatos para llevar a cabo una operación atómica de semáforo. Antecedentes Los ordenadores han revolucionado la industria de la electrónica permitiendo que tareas sofisticadas de procesamiento sean llevadas a cabo con solo unos toques en un teclado. Estas tareas sofisticadas implican un número increíblemente elevado de componentes complejos que se comunican entre sí de una manera rápida y eficiente usando un bus. Un bus es un canal o camino entre componentes en un ordenador. Muchos buses residentes en un ordenador han sido implementados tradicionalmente como buses compartidos. Un bus compartido proporciona un medio para que un número cualquiera de componentes se comuniquen entre sí por medio de un camino o un canal comunes. En años recientes, la tecnología de bus compartido ha sido sustituida en gran medida por conexiones con conmutación punto a punto. Las conexiones con conmutación punto a punto proporcionan una conexión directa entre dos componentes por el bus mientras se comunican entre sí. Pueden usarse múltiples enlaces directos para permitir que varios componentes se comuniquen al mismo tiempo. Puede usarse un árbitro de bus para gestionar las comunicaciones por el bus. El diseño convencional de buses incluye canales separados de lectura, escritura y direccionamiento. un componente al que el árbitro del bus concede acceso al bus puede llevar a cabo una operación de lectura o escritura poniendo una dirección en el canal de direccionamiento y enviado la señal de control apropiada de lectura/escritura usando señalización de banda lateral. Cuando el componente escribe datos a otro componente en el bus, envía los datos por el canal de escritura. Cuando el componente lee datos de otro componente en el bus, recibe los datos por el canal de lectura. Un ordenador que implemente una arquitectura de bus puede incluir varios componentes de procesamiento conectados a la memoria. La memoria puede estar dividida en regiones, ya sea por el sistema diseñado o dinámicamente durante la operación. Cada componente de procesamiento puede tener su propia región de memoria dedicada. Por otra parte, las regiones de memoria compartida son regiones de memoria a las que se puede acceder por procesamiento múltiple. Puede usarse un semáforo para gestionar el acceso a las regiones de memoria compartida. Un semáforo es una bandera de soporte físico o lógico que reside en un emplazamiento de memoria compartida que indica la accesibilidad de un recurso compartido. Un componente de procesamiento que necesite el acceso a la región de memoria compartida puede leer el semáforo para determinar la accesibilidad de la región de memoria compartida. Si el semáforo indica que la región de memoria compartida está disponible, entonces el componente de procesamiento puede configurar el semáforo para que indique que la región de memoria compartida está bloqueada y proceder a acceder a la memoria. Es preciso que el proceso de lectura y de puesta del semáforo se lleve a cabo atómicamente. Es decir, ningún otro componente de procesamiento debería poder acceder al semáforo durante este proceso. En el documento JP 60118961 se da a conocer la técnica relevante anterior. El acceso atómico al semáforo no es inherente con los protocolos de bus convencionales. En vez de ello, se trata de un caso especial que se añade al protocolo de bus y que a menudo requiere un soporte físico especial. El soporte físico adicional aumenta la complejidad del árbitro del bus y de los componentes de procesamiento, y puede dar como resultado un retardo añadido de procesamiento dentro del sistema. En consecuencia, existe la necesidad en la técnica de implementar un acceso atómico al semáforo dentro del marco del protocolo de bus con un mínimo soporte físico adicional sin degradar el rendimiento. Resumen La invención se define por las reivindicaciones independientes 1 y 12. En un aspecto de la presente invención, un sistema de procesamiento incluye un bus, una región de memoria acoplada al bus y una pluralidad de componentes de procesamiento que tienen acceso a la región de memoria por medio del bus, estando configurado cada uno de los componentes de procesamiento para llevar a cabo una operación de semáforo para obtener acceso a la región de memoria solicitando simultáneamente una operación de lectura y de escritura a un emplazamiento de semáforo por medio del bus. En otro aspecto de la presente invención, un sistema de procesamiento incluye un bus, una región de memoria acoplada al bus y una pluralidad de componentes de procesamiento que tienen acceso a la región de memoria por medio del bus, teniendo cada uno de los componentes de procesamiento medios para llevar a cabo una operación de semáforo para obtener acceso a la región de memoria solicitando simultáneamente una operación de lectura y de escritura a un emplazamiento de semáforo por medio del bus. 2 E05820885 15-11-2011   En otro aspecto adicional de la presente invención, puede ser llevado a cabo un procedimiento de gestión del acceso a una región de memoria por un bus por parte de una pluralidad de componentes de procesamiento. El procedimiento incluye llevar a cabo una operación de semáforo por parte de uno de los componentes de procesamiento para obtener acceso a la región de memoria, llevándose a cabo la operación de semáforo solicitando simultáneamente una operación de lectura y de escritura a un emplazamiento de semáforo por medio del bus. Se entiende que otras realizaciones de la presente invención serán inmediatamente evidentes a los expertos en la técnica a partir de la siguiente descripción detallada, en la que diversas realizaciones de la invención son mostradas y descritas a título de ilustración. Según se captará, la invención es susceptible de otras realizaciones diferentes y sus varios detalles son susceptibles de modificación en diversos aspectos adicionales, todo sin apartarse del alcance de las reivindicaciones adjuntas. En consecuencia, los dibujos y la descripción detallada deben considerarse de naturaleza ilustrativa y no restrictiva. Breve descripción de los dibujos Se ilustran aspectos de la presente invención a título de ejemplo, y no a modo de limitación, en los dibujos adjuntos, en los que: la FIG. 1 es un diagrama conceptual de bloques que ilustra un ejemplo de un sistema de procesamiento; la FIG. 2 es un diagrama conceptual de bloques que ilustra un ejemplo de una conexión punto a punto en un sistema de procesamiento entre un componente de procesamiento y una región de memoria compartida por medio de un bus; la FIG. 3 es un diagrama conceptual de bloques que ilustra un ejemplo de un protocolo de bus usado en un sistema de procesamiento que soporta la emisión simultánea de dos emplazamientos de dirección diferentes a una región de memoria compartida por medio de un bus; la FIG. 4 es un diagrama conceptual de bloques que ilustra un ejemplo de un sistema de procesamiento que tiene una arquitectura de bus de dos canales. Descripción detallada La detallada descripción presentada más abajo en conexión con los dibujos adjuntos tiene la intención de ser una descripción de diversas realizaciones de la presente invención y no se propone que represente las únicas realizaciones en que la presente invención puede ser puesta en práctica. La descripción detallada incluye detalles específicos con el propósito de proporcionar una comprensión cabal de la presente invención. Sin embargo, será evidente para los expertos en la técnica que la presente invención puede ser puesta en práctica sin estos detalles específicos. En algunos casos, estructuras y componentes bien conocidos son mostrados en forma de diagrama de bloques para evitar oscurecer los conceptos de la presente invención. La FIG. 1 es un diagrama conceptual de bloques que ilustra un ejemplo de un sistema de procesamiento. El sistema 100 de procesamiento puede ser un ordenador, o estar residente en un ordenador, y ser susceptible de procesar, recuperar y almacenar información. El sistema 100 de procesamiento puede ser un sistema dedicado o estar integrado en un dispositivo, como un teléfono móvil. Según se muestra en la FIG. 1, dos componentes 102a y 102b de procesamiento dentro del sistema 100 de procesamiento pueden compartir un recurso común 104 usando un bus 106. Cada componente 102a y 102b de procesamiento puede ser cualquier tipo de componente de gestión por bus, incluyendo, a título de ejemplo, un microprocesador, procesador de señales digitales (DSP), un puente, lógica programable, puerta discreta o lógica de transistor o cualquier otro componente de procesamiento de la... [Seguir leyendo]

 


Reivindicaciones:

una pluralidad de componentes (102; 102a, 102b) de procesamiento que tienen acceso a la región (104) de memoria por medio del bus (106; 106a, 106b), estando configurado cada uno de los componentes de procesamiento para llevar a cabo una operación de semáforo para obtener acceso a la región (104) de memoria solicitando simultáneamente una operación de lectura y de escritura a un emplazamiento de semáforo por medio del bus (106; 106a, 106b), caracterizado porque la solicitud simultánea es llevada a cabo emitiendo simultáneamente dos copias de una dirección de semáforo al emplazamiento de semáforo por medio del bus (106; 106a, 106b). 2. El sistema de procesamiento de la reivindicación 1 en el que cada uno de los componentes (102; 102a, 102b) de procesamiento está configurado, además, para solicitar la operación de lectura y escritura para la operación del semáforo proporcionando una señal de solicitud de la operación de lectura al emplazamiento de semáforo con una copia de la dirección de semáforo, y proporcionando una señal de solicitud de la operación de escritura al emplazamiento de semáforo con la otra copia de la dirección de semáforo. 3. El sistema de procesamiento de la reivindicación 1 en el que cada uno de los componentes (102; 102a, 102b) de procesamiento está configurado, además, para llevar a cabo una operación de semáforo emitiendo un semáforo actualizado al emplazamiento de semáforo tras la emisión simultánea de las dos copias de la dirección de semáforo. 4. El sistema de procesamiento de la reivindicación 3 en el que el emplazamiento de semáforo está configurado para recuperar el semáforo en respuesta a la solicitud de la operación de lectura a la dirección de semáforo procedente de uno de los componentes (102; 102a, 102b) de procesamiento, y para emitir el semáforo recuperado a dicho uno de los componentes de procesamiento, estando configurado el emplazamiento de semáforo, además, para almacenar el semáforo actualizado en respuesta la solicitud de la operación de escritura a la dirección de semáforo. 5. El sistema de procesamiento de la reivindicación 4 en el que el bus comprende, además, un canal (106a) de transmisión y un canal (106b) de recepción y en el que cada uno de los componentes (102; 102a, 102b) de procesamiento está configurado, además, para emitir las dos copias de la dirección de semáforo, seguidas por el semáforo actualizado, al emplazamiento de semáforo por medio del canal (106a) de transmisión, y en el que el emplazamiento de semáforo está configurado, además, para emitir el semáforo recuperado a dicho uno de los componentes de procesamiento por medio del canal de recepción. 6. El sistema de procesamiento de la reivindicación 5 en el que cada uno de los componentes (102; 102a, 102b) de procesamiento está configurado, además, para determinar si la región (104) de memoria está disponible a partir del semáforo recuperado emitido por medio del canal de recepción. 7. El sistema de procesamiento de la reivindicación 6 en el que cada uno de los componentes (102; 102a, 102b) de procesamiento está configurado, además, para escribir datos en la región (104) de memoria, si se determina que la región (104) de memoria está disponible, emitiendo una dirección de datos de escritura y los datos de escritura a la región de memoria por medio del canal (106a) de transmisión, y en el que cada uno de los componentes (102; 102a, 102b) de procesamiento está configurado, además, para leer datos de la región (104) de memoria, si se determina que la región (104) de memoria está disponible, emitiendo una dirección de datos de lectura a la región (104) de memoria por medio del canal (106a) de transmisión y leyendo los datos de lectura del canal (106b) de recepción. 8. El sistema de procesamiento de la reivindicación 1 en el que el bus (106; 106a, 106b) comprende un canal (106a) de transmisión que tiene una pluralidad de líneas y en el que cada uno de los componentes de procesamiento está configurado, además, para solicitar la operación de lectura y escritura para la operación de semáforo emitiendo una copia de la dirección de semáforo por medio de una primera porción de las líneas y la otra copia de la dirección de semáforo por medio de una segunda porción de las líneas. 9. El sistema de procesamiento de la reivindicación 8 en el que cada uno de los componentes (102; 102a, 102b) de procesamiento está configurado, además, para proporcionar una señal de solicitud de una operación de escritura con dicha una copia de la dirección de semáforo en la primera porción de las líneas, y una señal de solicitud de una operación de escritura a dicha otra copia de la dirección de semáforo en la segunda porción de las líneas. 7 E05820885 15-11-2011   10. El sistema de procesamiento de la reivindicación 9 en el que el emplazamiento de semáforo está configurado, además, para llevar a cabo la operación de lectura solicitada antes de llevar a cabo la operación de escritura solicitada. 11. El sistema de procesamiento de la reivindicación 1 en el que cada unidad de procesamiento está configurada para emitir las dos copias de la dirección de semáforo por medio de un único canal (106a). 12. Un procedimiento de gestión del acceso a una región (104) de memoria por medio de un bus (106; 106a, 106b) por parte de una pluralidad de componentes (102; 102a, 102b) de procesamiento, comprendiendo el procedimiento: llevar a cabo una operación de semáforo por parte de uno de los componentes (102; 102a, 102b) de procesamiento para obtener acceso a la región (104) de memoria, llevándose a cabo la operación de semáforo solicitando simultáneamente una operación de lectura y de escritura a un emplazamiento de semáforo por medio del bus, caracterizado porque la solicitud simultánea comprende la emisión de dos copias de una dirección de semáforo desde dicho uno de los componentes de procesamiento al emplazamiento de semáforo por medio del bus (106; 106a, 106b). 13. El procedimiento de la reivindicación 12 en el que las solicitudes de la operación de lectura y escritura para la operación del semáforo comprende, además, proporcionar, desde dicho uno de los componentes (102; 102a, 102b) de procesamiento, una señal de solicitud de una operación de lectura al emplazamiento de semáforo con una copia de la dirección de semáforo, y proporcionar, desde dicho uno de los componentes (102; 102a, 102b) de procesamiento, una señal de solicitud de una operación de escritura al emplazamiento de semáforo con la otra copia de la dirección de semáforo. 14. El procedimiento de la reivindicación 12 en el que la ejecución de la operación de semáforo por parte de dicho uno de los componentes (102; 102a, 102b) de procesamiento comprende la emisión de un semáforo actualizado al emplazamiento de semáforo por medio del bus tras la emisión simultánea de las dos copias de la dirección de semáforo. 15. El procedimiento de la reivindicación 12 que, además, comprende la recuperación del semáforo del emplazamiento de semáforo en respuesta a la solicitud de la operación de lectura a la dirección de semáforo por parte de dicho uno de los componentes (102; 102a, 102b) de procesamiento, la emisión del semáforo recuperado del emplazamiento de semáforo a dicho uno de los componentes (102; 102a, 102b) de procesamiento por medio del bus (106; 106a, 106b) y el almacenamiento del semáforo actualizado en el emplazamiento de semáforo en respuesta a la solicitud de la operación de escritura a la dirección de semáforo. 16. El procedimiento de la reivindicación 15 en el que el bus comprende, además, un canal (106a) de transmisión y un canal (106b) de recepción y en el que dicho uno de los componentes (102; 102a, 102b) de procesamiento emite las dos copias de la dirección de semáforo, seguidas por el semáforo actualizado, al emplazamiento de semáforo por medio del canal (106a) de transmisión, y en el que el emplazamiento de semáforo emite el semáforo recuperado a dicho uno de los componentes de procesamiento por medio del canal (106b) de recepción. 17. El procedimiento de la reivindicación 16 que, además, comprende la determinación, en dicho uno de los componentes (102; 102a, 102b) de procesamiento, de si la región (104) de memoria está disponible a partir del semáforo recuperado. 18. El procedimiento de la reivindicación 17 en el que dicho uno de los componentes (102; 102a, 102b) de procesamiento determina que la región de memoria está disponible, comprendiendo el procedimiento, además, la escritura de datos a la región (104) de memoria emitiendo una dirección de datos de escritura y los datos de escritura desde dicho uno de los componentes (102; 102a, 102b) de procesamiento a la región (104) de memoria por medio del canal (106a) de transmisión. 19. El procedimiento de la reivindicación 17 en el que dicho uno de los componentes (102; 102a, 102b) de procesamiento determina que la región de memoria está disponible, comprendiendo el procedimiento la lectura de datos de la región (104) de memoria emitiendo una dirección de datos de lectura desde dicho uno de los componentes de procesamiento a la región (104) de memoria por medio del canal (106a) de transmisión y la emisión de los datos de lectura desde la región (104) de memoria a dicho uno de los componentes (102; 102a, 102b) de procesamiento. 20. El procedimiento de la reivindicación 12 en el que el bus comprende un canal (106a) de transmisión que tiene una pluralidad de líneas y en el que cada uno de los componentes (102; 102a, 102b) de procesamiento está configurado, además, para solicitar la operación de lectura y escritura para la operación de semáforo emitiendo una copia de la dirección de semáforo por medio de una primera porción de las líneas y la otra copia de la dirección de semáforo por medio de una segunda porción de las líneas. 8 E05820885 15-11-2011   21. El procedimiento de la reivindicación 20 que, además, comprende proporcionar de una señal de solicitud de una operación de lectura al emplazamiento de semáforo con dicha una de las copias de la dirección de semáforo en la primera porción de las líneas, y una señal de solicitud de una operación de escritura a dicha otra copia de la dirección de semáforo en la segunda porción de las líneas. 22. El procedimiento de la reivindicación 12 en el que la emisión de las dos copias de la dirección de semáforo comprende la emisión simultánea de las dos copias de la dirección de semáforo por medio de un único canal (106a). 9 E05820885 15-11-2011   E05820885 15-11-2011   11 E05820885 15-11-2011

 

Patentes similares o relacionadas:

Imagen de 'GESTOR DE MENSAJES Y METODO PARA EL CONTROL DE ACCESO A LOS DATOS…'GESTOR DE MENSAJES Y METODO PARA EL CONTROL DE ACCESO A LOS DATOS DE UNA MEMORIA DE MENSAJES DE UN MODULO DE COMUNICACION, del 30 de Abril de 2010, de ROBERT BOSCH GMBH: Módulo de comunicación con un gestor de mensajes y una memoria de mensajes , a la cual, mediante un acceso, se pueden ingresar o de la cual se pueden […]

Circuito integrado foto-repetido con compensación de retardos de propagación de señal, especialmente de señales de reloj, del 22 de Julio de 2020, de Pyxalis: Circuito integrado que comprende N patrones adyacentes, todos idénticos, que corresponden a N circuitos parciales adyacentes idénticos (C1, C2, C3) de rango i = 1 a […]

Técnicas de ahorro de energía para sistemas de memoria, del 22 de Abril de 2020, de QUALCOMM INCORPORATED: Un procesador central , que comprende: una interfaz de capa física, PHY, configurada para acoplarse a una pluralidad de carriles de datos de un […]

Método y dispositivo para procesar datos, del 12 de Junio de 2019, de ZTE CORPORATION: Un método para procesar datos, que comprende: después de recibir datos introducidos por un bus de datos, de acuerdo con una indicación de destino de los datos y una indicación […]

Sincronización de actualización automática dirigida, del 5 de Junio de 2019, de QUALCOMM INCORPORATED: Un procedimiento, mediante un módulo de memoria y un controlador , de actualización de una pluralidad de bancos de memoria , que comprende: aceptar […]

Memoria configurada para proporcionar acceso simultáneo de lectura/escritura a múltiples bancos, del 19 de Febrero de 2019, de QUALCOMM INCORPORATED: Un dispositivo, que comprende: una memoria de múltiples bancos con al menos bancos de memoria primero y segundo ; al menos controladores […]

Controlador de acceso a memoria, sistemas y procedimientos para optimizar los tiempos de acceso a memoria, del 9 de Enero de 2019, de QUALCOMM INCORPORATED: Un controlador de memoria , que comprende: un controlador configurado para acceder al menos a una ubicación de memoria correspondiente […]

Esquema de interfaz de DDR de un único canal y de doble canal híbrida mediante intercalado de las señales de dirección/control durante el funcionamiento de doble canal, del 21 de Septiembre de 2018, de QUALCOMM INCORPORATED: Una estructura de memoria, que comprende: un controlador de memoria configurado para recibir una señal de reloj y para ser […]

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .