Procedimiento y aparato para reducir la corriente de fugas en formaciones de memoria.
Un circuito integrado que comprende:
una formación de memoria (150) que comprende una pluralidad de filas y una pluralidad de columnas de celdas de memoria (152);
una pluralidad de líneas de bits acopladas a la pluralidad de columnas de celdas de memoria, teniendo las líneas de bits vías desconectadas a una fuente de alimentación durante una modalidad de espera para la formación de memoria; y
caracterizado por:
al menos un interruptor de cabecera (210) acoplado entre la fuente de alimentación y la formación de memoria, estando el al menos un interruptor de cabecera, durante la modalidad de espera, encendido o apagado, en función de si se desea o no la retención de datos por parte de las celdas de memoria (152).
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2008/063916.
Solicitante: QUALCOMM INCORPORATED.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: ATTN: INTERNATIONAL IP ADMINISTRATION, 5775 MOREHOUSE DRIVE SAN DIEGO, CALIFORNIA 92121-1714 ESTADOS UNIDOS DE AMERICA.
Inventor/es: JUNG,CHANG HO, CHEN,NAN, CHEN,ZHIQIN.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G11C11/4094 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad). › Circuitos de control o de gestión de líneas de bits.
- G11C7/12 G11C […] › G11C 7/00 Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Circuitos de control de líneas de bits, p. ej. circuitos de excitación, de potencia, de arrastre hacía arriba (pull-up), de empuje hacía abajo (pull-down), circuitos de precarga, circuitos de igualación, para líneas de bits.
PDF original: ES-2605176_T3.pdf
Patentes similares o relacionadas:
Circuitos de líneas de bits globales de Memoria Estática de Acceso Aleatorio (SRAM) para reducir los fallos de energía durante los accesos de lectura de memoria, y procedimientos y sistemas relacionados, del 17 de Abril de 2019, de QUALCOMM INCORPORATED: Un circuito de línea de bits global de memoria estática de acceso aleatorio, SRAM, para una pluralidad de células de bits de SRAM, que […]
Mejora de estabilidad de lectura de memoria usando precarga selectiva de secciones de línea de bits, del 8 de Octubre de 2018, de QUALCOMM INCORPORATED: Un dispositivo de memoria que comprende: medios para precargar una primera sección de una primera línea de bits de una primera célula de bits […]
Control de impedancia dinámica para memorias intermedias de entrada/salida, del 25 de Junio de 2014, de Conversant Intellectual Property Management Inc: Circuito de excitación y terminación, que comprende: una red de pull-up de impedancia variable que tiene una primera pluralidad de 5 transistores ; una red de […]
Arquitectura de núcleos en serie de memoria no volátil, del 14 de Mayo de 2014, de MOSAID TECHNOLOGIES INCORPORATED: Tampón de página de banco de memoria que comprende matriz de memoria acoplada a bitlines (BL) y wordlines (WL), caracterizado: por primeras […]
Dispositivo de memoria para aplicaciones de memoria resistiva, del 30 de Septiembre de 2013, de QUALCOMM INCORPORATED: Un dispositivo de memoria que comprende: una célula de memoria que incluye un elemento de memoria resistivaacoplado a un transistor […]
LECTURA NO DESTRUCTIVA., del 16 de Marzo de 2007, de THIN FILM ELECTRONICS ASA: Un procedimiento para determinar un estado lógico de células de memoria seleccionadas, proporcionadas en un dispositivo pasivo de almacenamiento de datos, matricialmente […]
Dispositivos de memoria y procedimientos de operación de los mismos, del 4 de Diciembre de 2019, de Winbond Electronics Corp: Un dispositivo de memoria, siendo el dispositivo de memoria una memoria dinámica de acceso aleatorio, DRAM, y que […]