Mejora de estabilidad de lectura de memoria usando precarga selectiva de secciones de línea de bits.
Un dispositivo de memoria que comprende:
medios para precargar una primera sección (33) de una primera línea de bits de una primera célula de bits (34) de una primera columna hasta un primer voltaje;
medios para precargar una segunda sección (31) de la primera línea de bits de una primera célula de bits (34) de una primera columna hasta un segundo voltaje,
en el que un segundo voltaje es diferente al primer voltaje;
medios para precargar una primera sección de una segunda línea de bits de una segunda célula de bits de una segunda columna hasta el primer voltaje;
medios para precargar una segunda sección (61) de la segunda línea de bits de la segunda célula de bits de la segunda columna hasta el primer voltaje, en donde la primera sección de la segunda línea de bits está acoplada a la primera sección de la primera línea de bits; y
medios para compartir carga entre la primera sección de la primera línea de bits, la segunda sección de la primera línea de bits, la primera sección de la segunda línea de bits y la segunda sección de la segunda línea de bits, en donde los medios para compartir la carga se configuran adicionalmente para
acoplar la primera sección de la primera línea de bits a la segunda sección de la primera línea de bits durante una operación de lectura o escritura cuando se selecciona la primera célula de bit para la operación de lectura o escritura.
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2008/086829.
Solicitante: QUALCOMM INCORPORATED.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: Attn: International IP Administration 5775 Morehouse Drive San Diego, CA 92121 ESTADOS UNIDOS DE AMERICA.
Inventor/es: YOON,Sei Seung, ABU-RAHMA,MOHAMED H, CHEN,NAN, CHABA,RITU.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G11C7/12 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 7/00 Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Circuitos de control de líneas de bits, p. ej. circuitos de excitación, de potencia, de arrastre hacía arriba (pull-up), de empuje hacía abajo (pull-down), circuitos de precarga, circuitos de igualación, para líneas de bits.
PDF original: ES-2685262_T3.pdf
Patentes similares o relacionadas:
Circuitos de líneas de bits globales de Memoria Estática de Acceso Aleatorio (SRAM) para reducir los fallos de energía durante los accesos de lectura de memoria, y procedimientos y sistemas relacionados, del 17 de Abril de 2019, de QUALCOMM INCORPORATED: Un circuito de línea de bits global de memoria estática de acceso aleatorio, SRAM, para una pluralidad de células de bits de SRAM, que […]
Procedimiento y aparato para reducir la corriente de fugas en formaciones de memoria, del 28 de Septiembre de 2016, de QUALCOMM INCORPORATED: Un circuito integrado que comprende: una formación de memoria que comprende una pluralidad de filas y una pluralidad de columnas de celdas de memoria ; […]
Control de impedancia dinámica para memorias intermedias de entrada/salida, del 25 de Junio de 2014, de Conversant Intellectual Property Management Inc: Circuito de excitación y terminación, que comprende: una red de pull-up de impedancia variable que tiene una primera pluralidad de 5 transistores ; una red de […]
Arquitectura de núcleos en serie de memoria no volátil, del 14 de Mayo de 2014, de MOSAID TECHNOLOGIES INCORPORATED: Tampón de página de banco de memoria que comprende matriz de memoria acoplada a bitlines (BL) y wordlines (WL), caracterizado: por primeras […]
Dispositivo de memoria para aplicaciones de memoria resistiva, del 30 de Septiembre de 2013, de QUALCOMM INCORPORATED: Un dispositivo de memoria que comprende: una célula de memoria que incluye un elemento de memoria resistivaacoplado a un transistor […]
LECTURA NO DESTRUCTIVA., del 16 de Marzo de 2007, de THIN FILM ELECTRONICS ASA: Un procedimiento para determinar un estado lógico de células de memoria seleccionadas, proporcionadas en un dispositivo pasivo de almacenamiento de datos, matricialmente […]