Circuitos de líneas de bits globales de Memoria Estática de Acceso Aleatorio (SRAM) para reducir los fallos de energía durante los accesos de lectura de memoria, y procedimientos y sistemas relacionados.
Un circuito de línea de bits global (110) de memoria estática de acceso aleatorio,
SRAM, para una pluralidad de células de bits de SRAM, que comprende:
un circuito de generación de habilitación de línea de bits global (96) configurado para generar una señal de habilitación de línea de bits global (98) en respuesta a una transición descendente de un reloj del sistema; y
un circuito de evaluación de línea de bits (114) acoplado a una línea de bits agregada de lectura configurada para recibir los datos almacenados en una célula de bits de SRAM seleccionada entre una pluralidad de células de bits de SRAM de una matriz de datos de SRAM, el circuito de evaluación de líneas de bits (114) configurado para:
recibir los datos desde la célula de bits de SRAM seleccionada en la línea de bits agregada de lectura; y
generar una salida de línea de bits global (106) proporcionada como datos de SRAM para la matriz de datos de SRAM que contiene los datos en respuesta a la señal de habilitación de línea de bits global (98) y que comprende además un bloqueo de salida (122) configurado para recibir y bloquear la salida de línea de bits global en respuesta a una transición ascendente del reloj del sistema (46).
Tipo: Patente Internacional (Tratado de Cooperación de Patentes). Resumen de patente/invención. Número de Solicitud: PCT/US2014/067269.
Solicitante: QUALCOMM INCORPORATED.
Nacionalidad solicitante: Estados Unidos de América.
Dirección: 5775 MOREHOUSE DRIVE SAN DIEGO, CA 92121-1714 ESTADOS UNIDOS DE AMERICA.
Inventor/es: PUCKETT,JOSHUA LANCE, LILES,STEPHEN EDWARD, MARTZLOFF,JASON PHILIP.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G11C11/419 FISICA. › G11 REGISTRO DE LA INFORMACION. › G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597). › G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad). › Circuitos de lectura-escritura [R-W].
- G11C7/10 G11C […] › G11C 7/00 Disposiciones para escribir una información o para leer una información en una memoria digital (G11C 5/00 tiene prioridad; circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Disposiciones de interfaz para entrada/salida [I/O] de datos, p. ej. circuitos de control de entrada/salida [I/O] de datos, memorias intermedias de entrada/salida [I/O] de datos.
- G11C7/12 G11C 7/00 […] › Circuitos de control de líneas de bits, p. ej. circuitos de excitación, de potencia, de arrastre hacía arriba (pull-up), de empuje hacía abajo (pull-down), circuitos de precarga, circuitos de igualación, para líneas de bits.
- G11C7/18 G11C 7/00 […] › Organización de líneas de bits; Disposición de líneas de bits.
PDF original: ES-2733375_T3.pdf
Patentes similares o relacionadas:
Mejora de estabilidad de lectura de memoria usando precarga selectiva de secciones de línea de bits, del 8 de Octubre de 2018, de QUALCOMM INCORPORATED: Un dispositivo de memoria que comprende: medios para precargar una primera sección de una primera línea de bits de una primera célula de bits […]
Procedimiento y aparato para reducir la corriente de fugas en formaciones de memoria, del 28 de Septiembre de 2016, de QUALCOMM INCORPORATED: Un circuito integrado que comprende: una formación de memoria que comprende una pluralidad de filas y una pluralidad de columnas de celdas de memoria ; […]
Control de impedancia dinámica para memorias intermedias de entrada/salida, del 25 de Junio de 2014, de Conversant Intellectual Property Management Inc: Circuito de excitación y terminación, que comprende: una red de pull-up de impedancia variable que tiene una primera pluralidad de 5 transistores ; una red de […]
Arquitectura de núcleos en serie de memoria no volátil, del 14 de Mayo de 2014, de MOSAID TECHNOLOGIES INCORPORATED: Tampón de página de banco de memoria que comprende matriz de memoria acoplada a bitlines (BL) y wordlines (WL), caracterizado: por primeras […]
Dispositivo de memoria para aplicaciones de memoria resistiva, del 30 de Septiembre de 2013, de QUALCOMM INCORPORATED: Un dispositivo de memoria que comprende: una célula de memoria que incluye un elemento de memoria resistivaacoplado a un transistor […]
LECTURA NO DESTRUCTIVA., del 16 de Marzo de 2007, de THIN FILM ELECTRONICS ASA: Un procedimiento para determinar un estado lógico de células de memoria seleccionadas, proporcionadas en un dispositivo pasivo de almacenamiento de datos, matricialmente […]
Arquitectura e instrucciones flexibles para el estándar de cifrado avanzado (AES), del 27 de Mayo de 2020, de INTEL CORPORATION: Un procesador que comprende: una pluralidad de núcleos; una caché de instrucciones de nivel 1, L1, para almacenar una pluralidad de instrucciones […]
Método de procesado de datos, aparato de almacenamiento, disco de estado sólido y sistema de almacenamiento, del 28 de Agosto de 2019, de HUAWEI TECHNOLOGIES CO., LTD.: Un método de procesado de datos, aplicado a un sistema de almacenamiento, en donde el sistema de almacenamiento comprende un anfitrión, un controlador y un […]