La presente invención se refiere a un método de obtención de estructuras de puerta de transistores MOSFET con la combinación de dos técnicas de depósito por plasma de materiales dieléctricos:

Electron Cyclotron Resonance (ECR)) y High Pressure Sputtering (HPS). El depósito de dieléctricos sobre Si con HPS no requiere, durante el proceso de fabricación, de gases con elementos metálicos, habitualmente utilizados cuando se recurre a técnicas convencionales, extremadamente tóxicos y contaminantes y que elevan enormemente los costos de procesado de residuos. Antes de depositar el dieléctrico, se protege el Si con la técnica ECR, con la que se obtiene por nitruración del Si, en atmósfera de N2, una capa muy fina de SiN (5A). Sobre esta capa se deposita con HPS una capa de Sc2O3 (5B) en atmósfera de Ar. Opcionalmente, encima de éste dieléctrico y también con HPS, se deposita el electrodo metálico (6) de TaN en atmósfera de Ar.

Método para la fabricación de estructuras de puerta de transistores MOSFET mediante técnicas de plasma sin utilizar gases contaminantes.

Sector técnico

La presente invención se encuadra en el sector de la microelectrónica en lo relativo a la fabricación de dispositivos semiconductores. Más específicamente se relaciona con un método de fabricación de estructuras de puerta de transistores MOSFET.

Estado de la técnica

Los transistores MOSFET tanto de tipo n-MOS como de tipo p-MOS son la pieza básica de la tecnología microelectrónica actual y los responsables de la cada vez mayor capacidad de cálculo de los ordenadores [Internacional Technology Roadmap for Semiconductors, http://www.itrs.net/Links/2007ITRS/].

Según la ley de Moore, el número de transistores por cada circuito integrado se dobla aproximadamente cada dos años. Este aumento en la densidad de integración es posible gracias a la reducción de los tamaños de los transistores. Un transistor MOSFET (en la Figura 1 se muestra el esquema de un transistor MOSFET) está compuesto esencialmente por un sustrato de Si (1) con dos electrodos que se denominan Drenador (2) y Fuente (3) y una estructura de Puerta (4) que es coplanar con el sustrato y que se extiende entre los dos electrodos anteriores. La estructura de puerta está formada por el dieléctrico de puerta o aislante (5), en íntimo contacto con el sustrato de Silicio (1) y el electrodo de puerta (6), depositado encima del dieléctrico (5) y constituido por un material metálico o semiconductor de alta conductividad.

La puerta de transistores MOSFET (4) es la zona fundamental en el funcionamiento del dispositivo. Dicha zona tiene que reunir unos requisitos, tanto eléctricos como geométricos, muy estrictos para garantizar el correcto funcionamiento del transistor. Desde el punto de vista eléctrico, la intercara entre el sustrato semiconductor (1) y el aislante (5) debe ser lo menos defectuosa posible para garantizar el paso de corriente entre el Drenador (2) y la Fuente (3). Por otra parte, las prestaciones del MOSFET son tanto mejores cuanto más reducido es el espesor del aislante de la Puerta (5), ya que un dieléctrico delgado tiene mayor capacidad eléctrica lo que permite controlar los efectos de canal corto y además aumenta la corriente del transistor. En concreto, el aislante de la puerta debe tener el mínimo espesor posible para optimizar las características eléctricas, pero su espesor físico debe ser mayor de 2 nm para evitar corrientes de fuga por efecto túnel. En la actualidad, la industria microelectrónica está instalando en las cadenas de producción dieléctricos de alta permitividad basados en hafnio [US7049192B2], lo que permite que el espesor del dieléctrico no sea excesivamente fino sin comprometer las características eléctricas del mismo. Por ejemplo, Intel en su nodo tecnológico de 32 nm emplea un aislante basado en HfO₂ con un espesor eléctrico equivalente (EOT) de 0.9 nm, lo que significa un espesor físico de unos 2.3 nm [S. Natarajan et al. "A 32 nm technology featuring 2nd generation High-k + metal gate transistors, enhanced cannel strain and 0.171 μm² SRAM cell size in a 291 Mb array" IEDM Tech. Dig. 247 (2008) pag. 1-3]. En la carrera por conseguir mejores rendimientos próximamente serán necesarios dieléctricos de alta permitividad de segunda generación para sustituir a los aislantes basados en hafnio por otros materiales con mayor permitividad o con mejores posibilidades de integración [J. Robertson "High dielectric constant gate oxides for metal oxide Si transistors" Rep. Prog. Phys. 69 (2006) 327].

Los grupos de investigación que trabajan con Sc₂O₃ fabrican el aislante de la puerta con técnicas como el Atomic Layer Deposition [US7378354B2], donde el dieléctrico se obtiene realizando ciclos de gases, en los que secuencialmente se introduce el precursor de escandio, que puede ser Sc(THD)₃ (THD = 2,2,6,6-tetrametil-3,5-heptanodionato), (C₅H₅)₃Sc, M(EDMDD)₃ (M=Sc; EDMDD=6-Etil-2,2-Di Metil-3,5-Decanodionato), etc, y después un gas oxidante, habitualmente agua. En estos procesos, el espesor total de la película se controla mediante el número total de ciclos realizado, ya que en cada ciclo se depositan entre 0.1-0.3 monocapas de aislante, dependiendo de los precursores y la temperatura de los sustratos. Los gases precursores de escandio (y en general de tierras raras) son muy tóxicos y contaminantes, por lo que tanto la obtención como el procesado posterior de los mismos es muy costoso y delicado, a fin de asegurar un proceso de fabricación no dañino para el medio ambiente.

Descripción de la invención

Un aspecto de la invención se refiere a un método para fabricar el dieléctrico de la Puerta de un transistor MOSFET sin recurrir al uso de gases tóxicos o contaminantes. El método comprende la combinación de dos técnicas de plasma, High Pressure Sputtering (HPS) y Electron Cyclotron Resonance (ECR). En ambas, el plasma se obtiene a partir de un gas noble (preferentemente Ar con la técnica HPS) o inerte (preferentemente N₂ con la técnica ECR). El método incluye, primero, nitrurar la superficie del Si con ECR en atmósfera de N₂ y posteriormente depositar el dieléctrico con HPS, mediante el bombardeo iónico del blanco de partida con Ar. Adicionalmente, el electrodo metálico superior de la estructura de Puerta se obtiene bien con cualquier técnica convencional, bien con la misma técnica HPS bombardeando en atmósfera de Ar un blanco de TaN.

La principal ventaja de este método con respecto a los procedimientos habituales de obtención de la puerta es que se disminuye notablemente la utilización de gases tóxicos o contaminantes durante el proceso de fabricación. En el caso de que el electrodo metálico superior de la estructura de la Puerta se obtenga también utilizando la técnica HPS, la utilización de gases tóxicos o contaminantes durante el proceso de fabricación queda totalmente eliminada.

Como ya se ha indicado en el párrafo anterior, en esta patente se plantea utilizar la técnica HPS para la obtención del aislante de la puerta sin necesidad de recurrir al uso de gases contaminantes. La técnica HPS tiene como fundamento el crecimiento de una capa delgada de un cierto material a partir de la extracción de átomos de una pastilla de este mismo material por bombardeo de iones de un gas noble (Argón). Esto es posible ya que el gas noble se ioniza formando un plasma de iones positivos que son acelerados hacia la pastilla que se encuentra a potencial eléctrico negativo (por lo que dicha pastilla se denomina "cátodo", debido a su polarización, o "blanco", ya que es objeto de bombardeo iónico). Los átomos arrancados del blanco se adhieren a un sustrato de Silicio formando la película delgada. Atendiendo a estos procesos, la técnica recibe el nombre de pulverización catódica. La particularidad del sistema de pulverización que presentamos es que los procesos de bombardeo, extracción de especies del blanco y crecimiento de la película se realizan a altas presiones de Argón. Trabajamos a presiones comprendidas entre 0.2 y 2 mbar, siendo el valor habitual 0.5 mbar, dos o tres órdenes de magnitud en presión por encima de las presiones de trabajo en los sistemas de pulverización convencionales y/o industriales, por lo que el plasma queda muy confinado en una estrecha zona próxima al blanco.

La pulverización catódica de alta presión no puede por sí sola resolver el problema planteado en esta propuesta de patente, puesto que la intercara Dieléctrico/Silicio que se obtiene es defectuosa y por lo tanto, el paso de corriente desde el Drenador a la Fuente no se controla de forma óptima. La calidad eléctrica de esta intercara puede optimizarse de forma aceptable modificando la superficie de silicio previamente al depósito del Sc₂O₃ mediante el método conocido como nitruración. Consiste en la formación de nitruro de Silicio (SiN) usando la reacción entre Nitrógeno gas y el silicio del sustrato. El nitruro de Silicio así crecido ocupa un espesor mínimo y produce una calidad eléctrica en la intercara Dieléctrico /Silicio muy buena. Puesto que esta invención pretende resolver el problema de la grave contaminación de los procesos microelectrónicos, esta nitruración se realiza también de forma limpia usando la técnica de plasma ECR. Esta técnica se basa en la generación de un plasma a partir de un gas o mezcla de gases precursores, mediante la aplicación simultánea de un campo magnético y un campo de microondas....

1. Método para fabricar el diléctrico (5) de la Puerta (4) de un transistor MOSFET que comprende: