CIP-2021 : G11C 11/34 : que utilizan dispositivos de semiconductores.

CIP-2021 › G › G11 › G11C › G11C 11/00 › G11C 11/34[2] › que utilizan dispositivos de semiconductores.

Notas[n] desde G11C 11/02 hasta G11C 11/54:

G FISICA.

G11 REGISTRO DE LA INFORMACION.

G11C MEMORIAS ESTATICAS (dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/11597).

G11C 11/00 Memorias digitales caracterizadas por la utilización de elementos de almacenamiento eléctricos o magnéticos particulares; Elementos de almacenamiento correspondientes (G11C 14/00 - G11C 21/00 tienen prioridad).

G11C 11/34 · · que utilizan dispositivos de semiconductores.

CIP2021: Invenciones publicadas en esta sección.

Sistema de memoria y método con modos en serie y en paralelo.

(19/02/2014) Un sistema de memoria, que comprende: por lo menos un banco de memoria ; y circuitos de interfaz configurados para comunicar con dicho por lo menos un banco de memoria ,teniendo los servicios de interfaz una serie de puertos de entrada y una serie de puertos de salida queson diferentes entre sí, estando configurada la serie de puertos de entrada para recibir señales desde circuitosexternos, estando configurada la serie de puertos de salida para entregar señales a los circuitos externos, siendo configurables los circuitos de interfaz para funcionar en una serie de modos, para conexiones de laserie de puertos de entrada y la serie de puertos de salida , incluyendo dicha serie…

CELULA DE MEMORIA.

(16/05/2002) UNA CELDA DE MEMORIA QUE INCLUYE AL MENOS TRES CAPAS CONDUCTORAS SEPARADAS POR UNAS CAPAS AISLANTES , UN PRIMER ELEMENTO APLICADOR DE UNA TENSION PARA APLICAR UNA TENSION PREDETERMINADA ENTRE LA PRIMERA Y LA TERCERA CAPAS CONDUCTORAS (20A, 20C) DE AL MENOS TRES CAPAS CONDUCTORAS, EN DONDE NO FLUYE DIRECTAMENTE NINGUNA CORRIENTE DE TUNEL ENTRE LA PRIMERA Y LA TERCERA CAPAS CONDUCTORAS, Y UN SEGUNDO ELEMENTO APLICADOR DE UNA TENSION CONECTADO A UNA SEGUNDA CAPA CONDUCTORA (20B) DE AL MENOS TRES CAPAS CONDUCTORAS, EN DONDE PUEDE FLUIR UNA CORRIENTE DE TUNEL ENTRE LA PRIMERA Y LA SEGUNDA CAPAS CONDUCTORAS Y ENTRE LA SEGUNDA Y LA TERCERA CAPAS CONDUCTORAS. DENTRO DE ESTAS CAPAS CONDUCTORAS SE HA FORMADO UN CONFINAMIENTO MECANICO CUANTICO DE ELECTRONES LIBRES. CON ESTO SE CONSIGUE…

MEMORIA ACTIVA ESTATICA DE TIPO MOS Y SU PROCEDIMIENTO DE MEMORIZACION.

(16/05/1992). Solicitante/s: BULL S.A.. Inventor/es: DOYLE, BRIAN, BOUDOU, ALAIN.

PROCEDIMIENTO DE MEMORIZACION DE UN BIT DE INFORMACION EN UNA CELULA DE MEMORIA ACTIVA INTEGRADA DE TIPO MOS, TRANSISTOR PARA LA EJECUCION DE TAL PROCEDIMIENTO Y MEMORIA RESULTANTE. UN TRANSISTOR MOS QUE PRESENTA UN FENOMENO DE ISTERESIS EN REGIMEN DE CONDUCCION BAJO LA SEÑAL. ESTE TRANSISTOR ES VENTAJOSAMENTE UTILIZADO COMO ELEMENTO DE MEMORIA EN UNA CELULA DE MEMORIA ACTIVA ESTATICA INTEGRADA.

MEMORIA DINAMICA VERTICAL DE ALTA DENSIDAD.

(16/03/1992). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION. Inventor/es: FITZGERALD, BRIAN F., NGUYEN, KIMM YEN T., NGUYEN, VAN S.

MEMORIA DINAMICA RAM, CADA UNA DE CUYAS CELDAS , TIENE UN CAPACITOR DE ALMACENAMIENTO E INTERRUPTOR Y UN BIT DE COMPROBACION DE LINEA O PLACA SITUADO EN UNA PARED LATERAL DE UN CANAL QUE SE HALLA EN UN SUBSTRATO SEMICONDUCTOR . EL ANCHO DEL CANAL DEFINE LA LONGITUD DEL CONMUTADOR, TENIENDO EL CAPACITOR DE ALMACENAMIENTO Y UN BIT DE COMPROBACION DE LINEA ALTAMENTE CONDUCTOR SITUADOS EN PAREDES LATERALES OPUESTAS DEL CANAL. EN UN SISTEMA DE TALES CELDAS, EL BIT DE COMPROBACION DE LINEA O PLACA QUE CONECTA UN GRAN NUMERO DE CELDAS DEL SISTEMA SE EXTIENDE CONTINUAMENTE DE CELDA A CELDA EN UNA PARED LATERAL DEL CANAL. DE FORMA SIMILAR, LOS CAPACITORES DE ALMACENAMIENTO DE ESTAS CELDAS TIENEN UNA PLACA COMUN ALTAMENTE CONDUCTORA QUE SE EXTIENDE CONTINUAMENTE EN LA PARED OPUESTA DEL CANAL.

DISPOSITIVO DE MEMORIA DINAMICA Y METODO PARA FABRICARLO.

(01/11/1988). Ver ilustración. Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION. Inventor/es: CHAU-CHUN LU, NICKY.

DISPOSITIVO DE MEMORIA DINAMICA Y METODO PARA FABRICARLO, EN DONDE EL DISPOSITIVO COMPRENDE UN SUSTRATO DE SILICIO MONOCRISTALINO PB, UN CONDENSADOR DE DEPRESION, UNA CAPA DE SILICIO EPITAXIAL MONOCRISTALINO, UN TRANSISTOR DE ACCESO Y UNA REGION DE SILICIO POLICRISTALINO NB, MIENTRAS QUE EL METODO COMPRENDE SITUAR UNA DEPRESION EN EL SUSTRATO, HABILITAR UNA PELICULA DE SIO2/SI3N4/SIO2 PARA AISLAR EL CONDENSADOR, SOBREPONER AL SILICIO POLICRISTALINO UNA DELGADA CAPA DE SIO2, APLICAR UNA CAPA DE SILICIO EPITAXIAL P SOBRE EL SUSTRATO Y LA CAPA DE SIO2, Y COLOCAR EL TRANSISTOR DE ACCESO ENCIMA DEL CONDENSADOR, CONECTANDO UN MATERIAL IMPURIFICADO NB LA REGION DE FUENTE DEL TRANSISTOR CON EL SILICIO POLICRISTALINO Y PUDIENDO DISPONERSE UNA REGION P IMPURIFICADA ENCIMA DE LA SUPERFICIE DE LA DEPRESION. EL INVENTO ES APLICABLE A MEMORIAS ELECTRONICAS DINAMICAS DE ACCESO ALEATORIO.

UN CIRCUITO INTEGRADO SEMICONDUCTOR CONFIGURABLE.

(01/08/1988) UN CIRCUITO INTEGRADO SEMICONDUCTOR CONFIGURABLE. CIRCUITOS INTEGRADOS SEMICONDUCTORES CONFIGURABLES EN ESTADO DE FABRICACION TIENEN UNA PLURALIDAD DE CIRCUITOS LOGICOS FORMADOS EN EMPLAZAMIENTOS DISCRETOS (10S). POR CADA CIRCUITO LOGICO, SE EXTIENDEN RECORRIDOS DE CONEXION DIRECTA SELECTIVAMENTE CONDUCTORES/NO CONDUCTORES (14A,B,C,F) DESDE SU SALIDA A LA ENTRADA DE UN PRIMER GRUPO DE OTROS CIRCUITOS LOGICOS. SON DIFERENTES TODOS LOS GRUPOS DE TODOS LOS CIRCUITOS LOGICOS. PUEDEN CONECTARSE SELECTIVAMENTE OTROS RECORRIDOS DE CONEXION DIRECTA (50R, 50C) A ENTRADAS (14D, E) Y SALIDAS (52G,H) DE LOS CIRCUITOS LOGICOS. LA SELECCION PUEDE SER IRREVERSIBLE (FIGURA 8) O REVERSIBLE (FIGURAS 9, 10, 11, 18) E IMPLICA DIRECCIONAMIENTO DE SEÑALES COINCIDENTES (22R,C) DE LOS EMPLAZAMIENTOS (10S) Y CONFIGURACION CODIFICADA DE LOS RECORRIDOS…

UNA INSTALACION DE MEMORIA MEJORADA DE TRANSISTOR DE EFECTO DE CAMPO.

(01/04/1982). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.

INSTALACION DE MEMORIA O SISTEMA DE ALMACENAMIENTO DE RANSISTORES DE EFECTO DE CAMPO QUE PUEDE UTILIZARSE EN MEMORIAS FIJAS, PROGRAMABLES Y BORRABLES ELECTRICAMENTE, O EN MEMORIAS ESTABLES DE ACCESO ALEATORIO. CONSTA DE UN TRANSMISOR DE EFECTO DE CAMPO , QUE COMPRENDE UN ELECTRODO DE CONTROL FLOTANTE Y UN PRIMER Y SEGUNDO ELECTRODOS DE CONTROL; DE UN INYECTOR DE CARGA DISPUESTO ENTRE EL PRIMER ELECTRODO DE CONTROL Y DICHO ELECTRODO DE CONTROL FLOTANTE ; DE UN CONDENSADOR DISPUESTO ENTRE EL SEGUNDO ELECTRODO DE CONTROL Y DICHO ELECTRODO DE CONTROL FLOTANTE , Y DE MEDIOS QUE APLICAN IMPULSOS DE CONTROL AL SEGUNDO ELECTRODO DE CONTROL PARA CONTROLAR LA CARGA PRESENTE EN DICHO ELECTRODO DE CONTROL FLORANTE.

UNA DISPOSICION DE MEMORIA FIJA O DE SOLO LECTURA.

(01/02/1982). Solicitante/s: INTERNATIONAL BUSINESS MACHINES CORPORATION.

CIRCUITO SEMICONDUCTOR INTEGRADO PARA SISTEMA DE ALMACENAJE CON ELEVADA DENSIDAD DE TRANSISTORES DE EFECTO DE CAMPO, CON TENSIONES DE UMBRAL PREDETERMINADAS. FORMADO POR UN SUSTRATO SEMICONDUCTOR DEL TIPO P CON SEGMENTOS DE OXIDO REBAJADOS , Y Y BANDAS DE OXIDO REBAJADAS , Y . DOS LINEAS DE PALABRAS Y REALIZADAS EN METAL, SE ENCUENTRAN SITUADAS ENTRE LOS SEGMENTOS DE OXIDO REBAJADOS , Y , Y AISLADAS DEL SUSTRATO SEMICONDUCTOR POR UNA CAPA AISLANTE GRUESA. CUATRO REGIONES DE DIFUSION N + ESTAN CONECTADAS A CIRCUITOS DE SELECCION DE COLUMNA Y PRECARGA, Y A AMPLICADORES DE SENTIDO.

UN DISPOSITIVO DE TRANSFERENCIA DE CARGAS.

(01/05/1979) Un dispositivo de transferencia de cargas que comprende una capa semiconductora de un primer tipo de conductividad, medios para permitir la introducción local en la capa semiconductora de información en la forma de paquetes de carga, medios de lectura pera permitir que sea leída la información en otra posición en la capa, y electrodos de control al menos sobre una de las caras de la capa para permitir que sean generados capacitivamente campos eléctricos en la capa semiconductora con al ayuda de señales de sincronismo de fases múltiples, por medio de cuyos campos los paquetes de carga pueden ser transferidos hasta los medios de lectura a lo largo de un canal en la capa en una dirección paralela a la misma, caracterizado porque al menos uno de los electrodos de control o una parte del mismo esta conectada a medios de conmutación para permitir la…

UN DISPOSITIVO SEMICONDUCTOR QUE TIENE UN ELEMENTO DE MEMORIA SEMICONDUCTORA.

(16/01/1979) Un dispositivo semiconductor que tiene un elemento de memoria semiconductor, particularmente adecuado para uso en una memoria de acceso aleatorio, dispositivo que comprende un cuerpo semiconductor dotado de una región superficial, contigua a superficie, de principalmente un determinado tipo de conductividad y dotado de un transistor de efecto de campo, denominado aquí primer transistor de efecto de campo, el cual comprende dos regiones de electrodo principal de un determinado tipo de conductividad entre las cuales hay una región de canal de un determinado tipo de conductividad, y una región de electrodo de mando, situada en superficie, por medio de la cual es posible inducir en el cuerpo de semiconductor…

UN DISPOSITIVO SEMICONDUCTOR PERFECCIONADO PARA UNA MEMORIA DE ACCESO ALEATORIO.

(01/01/1979) Un dispositivo semiconductor perfeccionado para una memoria de acceso aleatorio, que comprende una pluralidad de celdas de memoria, cada una de las cuales incluye un transistor de efecto de campo de unión que tiene como electrodos principales electrodos de entrada y salida conectados a extremos opuestos de un canal y dos electrodos de control contiguos al canal y que forman una unión rectificadora con el mismo para controlar la conductividad del canal; medios de selección que comprenden líneas de selección, que incluyen una línea de bitio y una línea de palabra para cada celda de memoria, estando conectado un primer electrodo principal de un transistor de celda de memoria a una…

METODO PARA ELEGIR EL MODO DE FUNCIONAMIENTO DE UN ELEMENTO NO RECTIFICADOR DE ESTADO SOLIDO.

(01/02/1977). Solicitante/s: XEROX CORPORATION.

Resumen no disponible.

DISPOSITIVO SEMICONDUCTOR PARA ALMACENAMIENTO Y TRANSFERENCIA DE CARGA.

(16/04/1975). Solicitante/s: WESTERN ELECTRIC CO. INC..

Dispositivo semiconductor para almacenamiento y transferencia de carga, constituido por un dispositivo de almacenamiento de carga acoplada, que comprende un medio de almacenamiento de oblea, medios eléctricos en un lado de la oblea que definen una multiplicidad de lugares de almacenamiento, cuyos medios son aptos para trasladar carga, que representa información, secuencialmente entre dichos lugares de almacenamiento, caracterizado por comprender medios eléctricos similares dispuestos en el lado anverso de la oblea y medios para transferir dicha información desde por lo mitos un lugar de almacenamiento o un lado de la oblea a través del medio de almacenamiento o por lo menos un lugar de almacenamiento en el otro lado de la oblea.

Utilizamos cookies para mejorar nuestros servicios y mostrarle publicidad relevante. Si continua navegando, consideramos que acepta su uso. Puede obtener más información aquí. .