CIP-2021 : G01R 31/317 : Ensayo de circuitos digitales.
CIP-2021 › G › G01 › G01R › G01R 31/00 › G01R 31/317[2] › Ensayo de circuitos digitales.
G FISICA.
G01 METROLOGIA; ENSAYOS.
G01R MEDIDA DE VARIABLES ELECTRICAS; MEDIDA DE VARIABLES MAGNETICAS (indicación de la sintonización de circuitos resonantes H03J 3/12).
G01R 31/00 Dispositivos para ensayo de propiedades eléctricas; Dispositivos para la localización de fallos eléctricos; Disposiciones para el ensayo eléctrico caracterizadas por lo que se está ensayando, no previstos en otro lugar (ensayo o medida de dispositivos semiconductores o de estado sólido, durante la fabricación H01L 21/66; ensayo de los sistemas de transmisión por líneas H04B 3/46).
G01R 31/317 · · Ensayo de circuitos digitales.
CIP2021: Invenciones publicadas en esta sección.
Circuito integrado digital protegido contra errores transitorios.
(09/10/2019). Solicitante/s: THALES. Inventor/es: OSTER,YANN NICOLAS PIERRE, BARRES,LOÏC PIERRE.
Circuito integrado digital que comprende un conjunto lógico que comprende un bloque lógico funcional, una unidad lógica de detección de errores transitorios que afectan al bloque lógico funcional, una memoria FIFO de entrada para alimentar de muestras el bloque lógico funcional, una memoria FIFO de salida para recibir muestras en la salida del bloque lógico funcional, una memoria de buffer alimentada de muestras por la memoria FIFO de entrada, y una unidad lógica de control apta para controlar, el acceso de lectura en la memoria FIFO de entrada y el acceso de escritura en la memoria FIFO de salida y configurada para, cuando se detecta un error por la unidad lógica de detección de errores transitorios, reinicializar la unidad lógica de detección de errores transitorios y el bloque lógico funcional, suspender el acceso de escritura en la memoria FIFO de salida y conmutar la entrada del bloque lógico funcional hacia la salida de la memoria de buffer.
PDF original: ES-2764990_T3.pdf
Procedimiento de prueba de circuitos de criptografía, circuito de criptografía asegurado adecuado para ser probado y procedimiento de cableado de tal circuito.
(27/03/2019). Solicitante/s: Institut Mines-Telecom. Inventor/es: DANGER,Jean-Luc, GUILLEY,Sylvain.
Procedimiento de prueba de un circuito de criptografía que integra un secreto y que consta de registros y de puertas lógicas interconectadas por un conjunto de nodos, caracterizado porque dicho procedimiento efectúa un análisis diferencial de consumo (DPA) que consta de:
- una fase de adquisición de mediciones de trazas de consumo al nivel de todos los nodos que funcionan como vectores de señales de prueba a la entrada del circuito;
- una fase de análisis de la tasa de actividad de cada nodo a partir de las mediciones de trazas de consumo, considerándose un nodo en buen funcionamiento cuando su actividad es de acuerdo con un modelo de predicción de actividad.
PDF original: ES-2731591_T3.pdf
Dispositivo de medición de posición y método para verificar una señal de ciclo de trabajo.
(13/02/2019) Dispositivo de medición de posición que comprende una unidad de detección de posición , una unidad de procesamiento , una unidad de interfaz y un generador de ciclos , donde
• con la unidad de detección de posición pueden generarse valores de posición digitales,
• la unidad de procesamiento está configurada de forma adecuada para el procesamiento de comandos que le pueden ser transmitidas desde un sistema electrónico de seguimiento mediante la unidad de interfaz ,
• la unidad de interfaz está configurada de forma adecuada para las comunicaciones con el sistema electrónico de seguimiento según las reglas de un protocolo de interfaz, mediante al menos una línea de interfaz , mediante…
Medición eficiente del ruido de la fuente de alimentación basada en la incertidumbre de temporización.
(16/01/2019). Solicitante/s: TELEFONAKTIEBOLAGET LM ERICSSON (PUBL). Inventor/es: GIRARD, PATRICK, VALKA,MIROSLAV, BOSIO,ALBERTO, BROUTIN,MICKAEL, DEBAUD,PHILIPPE, GUILHOT,STÉPHANE.
Un circuito integrado que comprende un dispositivo de medición de ruido de la fuente de alimentación, el circuito integrado que tiene un bloque funcional, comprendiendo el dispositivo de medición de ruido:
un generador de señal configurado para proporcionar una señal de reloj al bloque funcional, una antena que comprende un transistor, y que está ubicada próxima al bloque funcional, estando la antena configurada para recibir la señal de reloj del generador de señal, y
un estimador de variación rápida configurado para proporcionar una medida la variación rápida relativa entre una señal de salida de la antena y una señal de reloj de referencia, y
el transistor de la antena recibe energía eléctrica de la misma fuente de energía que suministra energía al bloque funcional.
PDF original: ES-2720050_T3.pdf
Método de protección para información de datos relativos a un dispositivo electrónico y su circuito de protección.
(25/04/2018) Un circuito para proteger información de datos de un equipo electrónico, que comprende un procesador y un dispositivo electrónico conectado con el procesador a través de una línea de señales ,
en donde dicho circuito para proteger información de datos comprende, además, un módulo de detección de capacitancia conectado eléctricamente con la línea de señales , teniendo el módulo de detección de capacitancia un extremo de detección conectado con la línea de señales y un extremo de salida de pulsos conectado con el procesador ;
en donde cuando se realiza la detección de encendido en el equipo electrónico por primera vez, una señal de pulsos, formada por la capacitancia parásita de la línea de señales , junto con el módulo de detección de capacitancia , se transmite…
Procedimiento para la prueba funcional de una unidad receptora PS15 de un aparato de mando de automóvil y unidad receptora PS15 correspondiente.
(26/10/2016). Solicitante/s: CONTINENTAL AUTOMOTIVE GMBH. Inventor/es: HAMPERL,REINHARD.
Procedimiento para la verificación funcional de una unidad receptora PSI5 de un aparato de mando de automóvil, en donde la unidad receptora recibe señales (SENS) de una unidad emisora PSI5 conectada, caracterizado por que la unidad receptora PSI5 presenta una unidad emisora de señales de verificación y esta unidad emisora de señales de verificación , en momentos predeterminados, en los que no cabe esperar una señal (SENS) de la unidad emisora PSI5 , envía una señal de verificación predeterminada (Test) a la unidad receptora PSI5.
PDF original: ES-2609015_T3.pdf
Dispositivo de protección contra fallas en circuitos de árbol de reloj.
(10/02/2016). Ver ilustración. Solicitante/s: Winbond Electronics Corp. Inventor/es: TASHER,NIR.
Un circuito integrado "CI", que comprende:
Un circuito de árbol de reloj configurado para distribuir una señal de reloj en el circuito integrado; y
un circuito de protección registrado por varias instancias de la señal de reloj que se muestrean en múltiples puntos de muestreo en el circuito árbol de reloj, en la que el circuito integrado se caracteriza porque:
El circuito de protección se configura para detectar una falla en el circuito árbol de reloj en respuesta a una anomalía en una o más de las instancias de la señal de reloj; y
El circuito de protección comprende una cascada de etapas de lógica que se registran por las instancias respectivas de la señal de reloj y un detector que está configurado para detectar la falla al identificar una desviación en la salida de la cascada desde una salida esperada.
PDF original: ES-2606693_T3.pdf
Procedimiento, componente electrónico y sistema para diagnosticar enlaces de comunicación.
(06/01/2016) Procedimiento para diagnosticar enlaces de comunicación en un sistema de comunicación , que incluye las etapas
a) aportación de una pluralidad de unidades de diagnóstico y al menos otra unidad de diagnóstico, estando asociadas las unidades de diagnóstico a distintos enlaces de comunicación del sistema de comunicación y configuradas para determinar un valor de al menos una magnitud de diagnóstico de los enlaces de comunicación correspondientemente asociados,
b) determinación de un valor de la magnitud de diagnóstico, de las que al menos hay una, mediante cada una de la pluralidad de unidades de diagnóstico,
c) determinación de un valor de la magnitud de diagnóstico, de las que…
Iniciación de ataques en componentes de tarjeta inteligente.
(05/11/2014) Sistema de iniciación de ataques en un componente de tarjeta inteligente , que comprende un dispositivo informático , un lector de tarjeta inteligente y un dispositivo de análisis , estando el lector configurado para transmitir órdenes procedentes del dispositivo informático hacia una tarjeta inteligente , estando el dispositivo de análisis configurado para pasar de un estado desactivado a un estado activado en respuesta a la recepción de un mensaje de activación (M2) y, cuando está en su estado activado, para detectar un evento predeterminado en una señal de análisis (SA) procedente de una tarjeta inteligente y para enviar una señal de iniciación (D) en respuesta a la detección de dicho evento, caracterizado porque el dispositivo de análisis es un…
Circuito integrado de silicio que incluye una función físicamente no reproducible, procedimiento y sistema de test de dicho circuito.
(25/06/2014) Circuito integrado de silicio que incluye una función físicamente no reproducible LPUF que permite la generación de una firma propia a dicho circuito, estando dicha función caracterizada porque incluye:
- un oscilador en anillo compuesto por un bucle recorrido por una señal e, estando formado dicho bucle por N cadenas de retardo topológicamente idénticas, conectadas en serie entre ellas, y una compuerta de inversión , estando compuesta una cadena de retardo por M elementos de retardo conectados en serie entre ellos;
- un módulo de control que genera N palabras de control (C1, C2), estando utilizadas dichas palabras para configurar el valor del los retardos introducidos por las cadenas de retardo en la…
PROCEDIMIENTO PARA LA INDUCCION DE VALORES EN LOS REGISTROS DE UN CIRCUITO DIGITAL EMULADO MEDIANTE UN CIRCUITO INTEGRADO DE EMULACION HARDWARE.
(16/09/2005) Procedimiento para la inducción de valores en los registros de un circuito digital emulado mediante un circuito integrado de emulación hardware. El procedimiento, basándose en circuitos integrados digitales programables por el usuario, con distintos mecanismos de configuración y que se configuran, por ejemplo, mediante células de memoria volátil y , se basa en poder manipular puntos concretos de un emulador hardware que permite configurar localmente diferentes elementos sin afectar al resto del sistema. El procedimiento consiste en que a partir de un circuito insensible a la actividad del reloj con el uso intensivo de una entrada de habilitación, efectuar una inducción del valor de inicialización en el registro, igual al valor que se desea inducir, manipulando una memoria volátil que configura un decodificador…
METODO DE PRUEBA DE CIRCUITO.
(16/10/1997). Solicitante/s: SCHLUMBERGER TECHNOLOGIES LIMITED. Inventor/es: MCKEON, ALICE, ROGEL-FAVILA, BENJAMIN, WAKELING, ANTONY.
LA INVENCION ACTUAL SE REFIERE AL METODO PARA PROBAR CIRCUITOS DIGITALES O ANALOGICOS. SI SE DETECTA UN FALLO DESPUES DE QUE SE HAYA APLICADO UN ESTIMULO, Y SE REALIZAN MEDICIONES DE PRUEBA EN ALGUNOS NUDOS DE CIRCUITOS , SE TOMARAN MEDIDAS PARA LOCALIZAR LOS COMPONENTES DEL CIRCUITO DEFECTUOSOS. SE SELECCIONA AL MENOS OTRO NUDO POSTERIOR, PARA MEDIRLO EN BASE A LOS NIVELES DE INFORMACION QUE DICHOS NUDOS PODRAN PROPORCIONAR. MEDICIONES POSTERIORES AYUDAN A LOCALIZACIONES DEFECTUOSAS. LOS NIVELES DE INFORMACION DE LOS CIRCUITOS ANALOGICOS SE DETERMINAN CALCULANDO LOS FACTORES DE DISCRIMINACION QUE DEPENDEN DE GAMAS DE TENSION POSIBLES EN NUDOS DE CIRCUITOS INMESURABLES SI SE CONSIDERA A VARIOS COMPONENTES COMO DEFECTUOSOS. LA INFORMACION GANADA MEDIANTE LA MEDIDA EN UN NUDO POSTERIOR SE UTILIZA PARA REDUCIR LAS GAMAS DE TENSION A FIN DE AYUDAR A SELECCIONAR OTRO NUDO PARA MEDIR.
