Método de protección para información de datos relativos a un dispositivo electrónico y su circuito de protección.

Un circuito para proteger información de datos de un equipo electrónico,

que comprende un procesador (20) y un dispositivo electrónico (30) conectado con el procesador (20) a través de una línea de señales (40),

en donde dicho circuito para proteger información de datos comprende, además, un módulo de detección de capacitancia (50) conectado eléctricamente con la línea de señales (40), teniendo el módulo de detección de capacitancia (50) un extremo de detección (51) conectado con la línea de señales (40) y un extremo de salida de pulsos (52) conectado con el procesador (20);

en donde cuando se realiza la detección de encendido en el equipo electrónico por primera vez, una señal de pulsos, formada por la capacitancia parásita de la línea de señales (40), junto con el módulo de detección de capacitancia (50), se transmite al procesador (20) y, entonces, la frecuencia de la señal de pulsos se registra como una frecuencia estándar por el procesador (20);

en donde durante el uso del equipo electrónico, el procesador (20) compara una frecuencia recibida en tiempo real con la frecuencia estándar y determina que existe una materia extraña externa en contacto con la línea de señales (40) si hay una diferencia entre la frecuencia en tiempo real y la frecuencia estándar que supera un valor preestablecido,

en donde la capacitancia parásita de la línea de señales (40) se cambia y, además, se cambia la señal de pulsos formada por el módulo de detección de capacitancia (50) que combina la capacitancia parásita, y el procesador (20) borra datos importantes en el equipo electrónico;

en donde la línea de señales (40) es un cable de conexión que conecta el dispositivo electrónico (30) y el procesador (20),

en donde el módulo de detección de capacitancia (50) es un circuito oscilante RC que comprende un primer inversor (U418A); el número de las líneas de señales (40) es más de uno; y se proporciona un multiplexor (60) entre las líneas de señales (40) y el módulo de detección de capacitancia (50), en donde el multiplexor (60) es un multiplexor analógico de 8 canales que tiene ocho extremos de entrada (61), conectados con las líneas de señales (40), un extremo de salida (62) conectado con el módulo de detección de capacitancia (50) y tres extremos de entrada de control (63) conectados con el procesador (20), y el multiplexor analógico de 8 canales (60) determina cuál de los extremos de entrada (61) se comunican con el extremo de salida (52), de conformidad con una señal compuesta desde los tres extremos de entrada de control (63); cuando se realiza el encendido por primera vez, el procesador (20) envía ocho señales compuestas al multiplexor analógico de 8 canales (60), una por una, y registra una frecuencia de pulso producida por el módulo de detección de capacitancia (50) junto con la línea de señales relativa a cada señal compuesta como una frecuencia estándar con respecto a la señal compuesta;

en donde durante el uso, el procesador (20) envía las señales compuestas y compara la frecuencia recibida en tiempo real con la frecuencia estándar con respecto a la señal compuesta, y el procesador (20) determinará que existe contacto de materia extraña externa con la línea de señales (40), relativa a la señal compuesta, si existe una diferencia entre la frecuencia en tiempo real y la frecuencia estándar relativa a la señal compuesta, que supera un valor preestablecido, se cambia la capacitancia parásita de la línea de señales (40) y, además, cambia la señal de pulsos formada por el módulo de detección de capacitancia (50), que combina la capacitancia parásita, y el procesador (20) envía una señal de alarma y/o una señal para proteger los datos importantes;

en donde el equipo electrónico es una máquina POS (10), una máquina ATM o una caja registradora; y el dispositivo electrónico (30) comprende un teclado, una pantalla de presentación visual, un lector de tarjeta IC y un lector de tarjeta magnética; en donde dicho extremo de detección (51), de dicho módulo de detección de capacitancia (50), está conectado a una entrada (1) de dicho primer inversor (U418A) a través de un primer condensador (C35) de dicho módulo de detección de capacitancia (50).