CIP-2021 : H03L 7/081 : con un desfasador controlado adicional.
CIP-2021 › H › H03 › H03L › H03L 7/00 › H03L 7/081[3] › con un desfasador controlado adicional.
H ELECTRICIDAD.
H03 CIRCUITOS ELECTRONICOS BASICOS.
H03L CONTROL AUTOMATICO, ARRANQUE, SINCRONIZACION O ESTABILIZACION DE GENERADORES DE OSCILACIONES O DE IMPULSOS ELECTRONICOS (de generadores dinamoeléctricos H02P).
H03L 7/00 Control automático de frecuencia o fase; Sincronización (sintonización de circuitos resonantes en general H03J; sincronización en los sistemas de comunicación digital, ver los grupos apropiados en la clase H04).
H03L 7/081 · · · con un desfasador controlado adicional.
CIP2021: Invenciones publicadas en esta sección.
Potencia programable para una interfaz de memoria.
(21/05/2019). Solicitante/s: QUALCOMM INCORPORATED. Inventor/es: DIFFENDERFER,JAN CHRISTIAN, CHENG,YUEHCHUN CLAIRE.
Un procedimiento para el control de retardo en una interfaz de memoria, que comprende:
proporcionar una polarización de voltaje a un circuito de retardo, en el que la polarización de voltaje controla un retardo del circuito de retardo;
actualizar la polarización de voltaje a una velocidad de actualización; y
ajustar la velocidad de actualización basada en una velocidad de datos de una señal que está siendo retardada por el circuito de retardo, en el que dicha velocidad de datos indica la operación de velocidad de datos de la interfaz de memoria.
PDF original: ES-2713443_T3.pdf
Circuito para generar señales precisas de fase de reloj para un serializador/deserializador de alta velocidad.
(24/11/2016) Un circuito para generar cuatro señales de reloj con relaciones de temporización en cuadratura, incluyendo el circuito:
un convertidor de lógica de modo de corriente, CML, en CMOS , configurado para convertir un par diferencial de señales de reloj CML en un par diferencial de señales de reloj CMOS, en el que el convertidor CML-CMOS incluye un ciclo de trabajo controlable;
un módulo de bucle bloqueado por retardo que incluye una primera célula de retardo configurada para producir una señal de reloj positiva retardada a partir de una señal positiva del par diferencial de señales de reloj CMOS, y
una segunda célula…
Sistemas y métodos para proporcionar señales retardadas.
(09/04/2014) Un aparato de retardo variable, que comprende:
una unidad de retardo variable configurada para recibir una señal de disparo y una serie de entradas de palabra de control para producir una serie de señales de salida retardadas respecto a la señal de disparo en una serie de cantidades dentro una gama de retardo, estando la serie de cantidades asociada a la serie de entradas de palabra de control, y
una unidad de calibración configurada para recibir la serie de señales de salida desde la unidad de retardo variable y para recibir al menos una señal de salida fija retardada respecto a la señal de disparo procedente de al menos una fuente de retardo…
Métodos y aparatos para la sincronización de señal de reloj en una configuración de dispositivos semiconductores conectados en serie.
(09/10/2013) Un aparato , que comprende:
- un controlador del sistema ; y
- una configuración de dispositivos semiconductores conectados en serie ;
- estando adaptado el controlador del sistema para comunicar con dicha configuración, comprendiendo elcontrolador del sistema:
- una salida configurada para proporcionar una primera señal de reloj a un primer dispositivo en laconfiguración;
- una entrada configurada para recibir una segunda señal de reloj procedente de un último dispositivo en laconfiguración, correspondiendo la segunda señal de reloj a una versión de la primera señal de reloj que ha sidosometida a procesamiento mediante el sincronizador de reloj , por lo menos, en uno de los dispositivos en la configuración;
- un detector…
Dispositivo de recuperación de datos de reloj.
(30/01/2013) Un dispositivo de recuperación de reloj / datos para recuperar una señal de reloj y datos, en base a una señal digital de entrada, que comprende:
un muestreador para recibir una entrada de una señal CK de reloj y una señal CKX de reloj, que tienen el mismo ciclo T, y también recibir una entrada de la señal digital;
proporcionar una primera señal aplicando un desfase, -Voff, a la señal digital, proporcionar una segunda señal aplicando un desfase, +Voff, a la señal digital, y, en cada n-ésimo periodo T(n) de este ciclo, muestrear, retener y emitir un valor digital DA(n) de la primera señal y un valor digital DB(n) de la segunda señal, en un momento tC indicado por la señal CK de reloj, y muestrear, retener y emitir un valor digital DXA(n) de la primera señal y un valor digital…
Bucle cerrado de retardo analógico/digital.
(23/05/2012) Un bucle cerrado de retardo incluyendo:
un circuito de retardo digital que permite que elementos de retardo digital proporcionen ajuste de fasebasto durante la inicializacion en el bucle cerrado de retardo ;
un contador configurado para controlar el numero de los elementos de retardo digital habilitados; yun circuito de retardo analogico que proporciona, despues de la terminacion del ajuste de fase basto, un ajustede fase fino en el bucle cerrado de retardo , y
donde el circuito de retardo analogico emplea una senal de control variable durante el ajuste de fase fino, caracterizado porque:
el circuito de retardo analogico esta adaptado para recibir una senal de control fija mientras el circuito deretardo digital proporciona ajuste de fase basto; y
el contador esta configurado…
BUSCADOR DE FRECUENCIA Y DESMODULADOR DE DATOS EN BUCLE DE ENGANCHE DE FRECUENCIA USANDO UN ROTADOR PROGRAMABLE.
(16/06/2006). Ver ilustración. Solicitante/s: QUALCOMM INCORPORATED. Inventor/es: BLACK, PETER, J., SINDHUSHAYANA,NAGABHUSHANA, GLAZKO, SERGUEI,A.
El dispositivo de la reivindicación 7 en el que dichos elementos para realizar una rotación de fase están adaptados para generar un umbral de incremento de fase total sustancialmente equivalente a radianes.
OSCILADOR DE CRISTAL DE CUARZO CONTROLADO NUMERICAMENTE.
(16/06/1999) SEGUN LA PRESENTE INVENCION, SE PUEDE OBTENER UN NUMERO ILIMITADO DE PASOS O INCREMENTOS DE UN ALCANCE DADO EN UNA LINEA DE RETARDO PARA UN ALINEAMIENTO DE FASE, DE POR EJEMPLO, LA SEÑAL PROCEDENTE DE UN OSCILADOR DE CRISTAL (XO) MEDIANTE UNA CONMUTACION MOMENTANEA ENTRE DOS LINEAS DE RETARDO PARALELAS. UNA LINEA DE RETARDO ACTUA A MODO DE LINEA DE RETARDO ACTIVA O ACTIVADA MIENTRAS QUE LA OTRA LINEA ESTA DESACTIVADA O ES INACTIVA. QUEDA ASEGURADO AL MISMO TIEMPO QUE LA LINEA DE RETARDO INACTIVA PRODUCE UNA SEÑAL QUE TIENE LA MISMA FASE RELATIVA QUE LA LINEA DE RETARDO ACTIVA, EN DONDE ESTA FASE ABSOLUTA DIFIERE EN N X 2{PI}, EN DONDE N ES UN ENTERO POSITIVO…
PROCEDIMIENTO PARA ENSANCHAR LA BANDA DE FRECUENCIA DE RESPUESTA DE UN OSCILADOR DE CRISTAL DE VOLTAJE CONTROLADO Y CIRCUITO ASOCIADO.
(16/05/1996). Solicitante/s: SIEMENS TELECOMUNICAZIONI S.P.A.. Inventor/es: CASANOVA, MAURO, FERRUCCI, LUCA.
SE PRESENTA UN PROCESO PARA ENSANCHAR LA BANDA DE RESPUESTA A LA FRECUENCIA DE UN OSCILADOR DE CRISTAL DE VOLTAJE CONTROLADO (VXCO) QUE SE INSERTA EN UN CIRCUITO DE FASE CERRADA (PLL) USADO PARA RECUPERAR UN IMPULSO DE RELOJ DE UNA CADENA DE DATOS QUE TRANSITAN SOBRE UNA FIBRA OPTICA. EL PROCESO CONSTA PRIMARIAMENTE DE UN FILTRADO DE PASO BAJO DE LA SEÑAL DE CONTROL DE VCXO Y EN EL USO DE LA SEÑAL FILTRADA PARA CONTROLAR EL VCXO Y UN MODULADOR DE FASE AL QUE LLEGA LA SEÑAL GENERADA POR EL VCXO. LA FRECUENCIA DE CORTE DEL FILTRO Y LAS GANANCIAS DEL VCXO Y DEL MODULADOR TIENEN VALORES TALES QUE LA SEÑAL DE SALIDA DEL MODULADOR CONSTA PRINCIPALMENTE DE LA SEÑAL GENERADA POR EL VCXO, DURANTE TANTO TIEMPO COMO LA RESPUESTA DE FRECUENCIA DEL MISMO SE MANTENGA CONSTANTE, O DE LA SEÑAL GENERADA POR EL VCXO MODULADO EN FASE, EN CUALQUIER OTRO CASO. TAMBIEN SE DESCRIBE EL CIRCUITO QUE LLEVA A CABO EL PROCESO MENCIONADO.
CIRCUITO DE ENGANCHE DE FASE Y MULTIPLICADOR DE FRECUENCIA COMO RESULTADO.
(01/05/1995). Solicitante/s: BULL S.A.. Inventor/es: MARBOT, ROLAND.
EL MULTIPLICADOR DE FRECUENCIA 20 ESTA FORMADO POR UN CIRCUITO BLOQUEADO EN FASE QUE CONSTA DE UN COMPARADOR DE FASE 11 PARA MANDAR UNA PLURALIDAD DE ELEMENTOS DE RETRASO 130-137 QUE EMITEN UNAS SEÑALES DESFASADAS SUCESIVAMENTE EN FASE CL0-CL7 A UN ADICIONADOR LOGICO 16 HECHO DE PUERTAS OU EXCLUSIVO.
DISPOSITIVO AUTOMATICO DE CONTROL DE LA FASE DE LA SEÑAL EN SALIDA DE UN CIRCUITO.
(01/02/1995) DISPOSITIVO AUTOMATICO DE CONTROL DE LA FASE DE LA SEÑAL EN SALIDA DE UN CIRCUITO. EL DISPOSITIVO DE CONTROL DE FASE DE LA INVENCION COMPRENDE UN BUCLE "RAPIDO" QUE ASEGURA LA CORRECCION DE LAS PERTURBACIONES TRANSITORIAS, Y UN BUCLE "LENTO" QUE ASEGURA LA CORRECCION SOBRE UNA AMPLIA GAMA DE DESFASES. LA FASE DE ENTRADA FI E(P) ES CORREGIDA DE DELTA FI MEDIANTE EL DESFASADOR VARIABLE DE BUCLE RAPIDO EN LA CADENA DIRECTA.LA FASE DE SALIDA FI S(P) DE LA CADENA DIRECTA ES TOMADA MEDIANTE UN ACOPLADOR . LA DIFERENCIA ENTRE EL VALOR MEDIDO EN LA SALIDA DE LA CADENA DIRECTA Y LA REFERENCIA ES EFECTUADO MEDIANTE UN MEDIDOR DE FASE…
UN CIRCUITO OSCILADOR CONTROLADO, PARA USARSE ESPECIALMENTE EN BUCLES ENGANCHADOS EN FASE.
(01/08/1985). Solicitante/s: N.V. PHILIPS' GLOEILAMPENFABRIEKEN.
CIRCUITO OSCILADOR CONTROLADO.COMPRENDE UNA ENTRADA POR DONDE RECIBE UNA SEN/AL DE CONTROL Y UNA SALIDA POR DONDE SE SUMINISTRA UNA SEN/AL DE RELOJ, UN CIRCUITO DE REDONDEO PARA GENERAR UNA SEN/AL QUE ES UNA MEDIDA DE UN NUMERO DE UNIDADES PREDETERMINADAS CON LAS QUE LA SEN/AL DE CONTROL PUEDE APROXIMARSE Y UNA SEN/AL DE RESTO QUE MIDE LA DIFERENCIA ENTRE LA SEN/AL DE CONTROL Y EL VALOR APROXIMADO. UN CIRCUITO DE CONTROL DE SINTONIA CAMBIA LA SINTONIA DEL CIRCUITO OSCILADOR EN ESCALONES UNIDAD COMO UNA FUNCION DE LA SEN/AL DE SALIDA DEL CIRCUITO DE REDONDEO, ACTUANDO ESTE CIRCUITO DE CONTROL DE SINTONIA COMO UN DIVISOR ARITMETICO VARIABLE.
