Dispositivo de control de la tensión de polarización de un módulo electrónico funcional.

Dispositivo de control de la tensión de polarización (VDD-VS) para minimizar la potencia consumida por un módulo electrónico funcional (1) garantizando la retención de memoria, que comprende un conjunto de transistores (2) conectado en serie, un registro de control digital (3) que actúa sobre ellos mediante el control de su tensión de puerta (4), una unidad de medida (5) de la corriente de fuga y una unidad de control (3) que a partir de las señales de medida generadas por la unidad de medida (5) genera los valores digitales del registro de control para que la intersección entre la curva de carga del módulo y la curva de transferencia del conjunto de transistores se sitúa en la mínima corriente de fuga que mantiene la tensión de polarización (VDD-VS) por encima de una mínima tensión de polarización (U)

Dispositivo de control de la tensión de polarización de un módulo electrónico funcional.

La invención se refiere a un dispositivo de control de la tensión de polarización de un módulo electrónico funcional que permite reducir al mínimo las pérdidas energéticas provocadas por las corrientes de fuga.

Antecedentes de la invención

Un módulo electrónico funcional que precisa una tensión de polarización para funcionar está sujeto, por la naturaleza de sus componentes, a unas corrientes de fuga que dependen de dicha polarización.

Dicha tensión de polarización es la diferencia de potencial entre la tensión de alimentación (V_DD) y la masa (V_S).

En general, a mayor polarización, mayores corrientes de fuga, según las leyes aplicables a los componentes que componen estos módulos, y por lo tanto mayores pérdidas energéticas.

Por otro lado, para asegurar la retención de memoria de estos módulos, es preciso aplicar a sus terminales una tensión mínima, en general menor que la tensión de alimentación V_DD.

Por ello, los sistemas que mantienen fija la polarización implican unas corrientes de fuga no óptimas.

A tal efecto, en el estado de la técnica se contemplan como soluciones, entre otras, el control de la tensión de alimentación V_DD o el control de la tensión del sustrato.

Otra solución es interponer, entre el módulo y la masa, un conjunto de transistores, de modo que se establece un punto de funcionamiento que es la intersección de la curva de carga del módulo y la curva característica de un conjunto de transistores, lo cual permite limitar la tensión de polarización. De esta manera, dicha conexión (V_S) pasa a ser una masa virtual cuya tensión se puede modificar.

Una solución de este tipo, que se divulga en el documento "Locally Switched and Limited Source-Body Bias and Other Leakage Reduction Techniques for a Low-Power Embedded SRAM", S. Cserveny, et al., Trans. CAS-II, vol. 52, num. 10, páginas 636-640, consiste en interponer entre V_S y la masa un pMOS y un nMOS, ambos dispuestos en paralelo, de manera que definen una carga que, en combinación con el módulo, permite ajustar el punto de funcionamiento del módulo, disminuyendo la tensión de polarización y, por lo tanto, la corriente de fuga y la potencia energética consumida.

Esta solución, que se considera como antecedente más directo, permite una reducción de las corrientes de fuga, pero, sin embargo, como la curva característica resultante de asociar dichos transistores en paralelo es fija, no permite adaptar V_S a la tensión máxima que permite retener la memoria y minimizar las corrientes de fuga.

Por lo tanto, es evidente la necesidad de disponer de un sistema de control de la tensión V_S de un módulo funcional, es decir de la tensión de polarización, que haga esta mínima para reducir al máximo las corrientes de fuga, pero que garantice esta sea suficiente para asegurar el funcionamiento de esta unidad funcional.

Descripción de la invención

Con esta finalidad, la presente invención propone un sistema de control de la tensión de polarización adaptativo que resuelve el inconveniente mencionado, presentando otras características ventajosas que se describirán a continuación.

La invención es un dispositivo de control de la tensión de polarización (V_DD-V_S) de un módulo electrónico funcional conectado entre un terminal de alimentación y la masa, que tiene una curva de carga y una mínima tensión de polarización de retención de memoria, y se caracteriza por el hecho de que comprende:

de modo que los valores digitales del registro de control son generados para que el punto de funcionamiento resultado de la intersección entre la curva de carga y la curva característica de transferencia se sitúe en la mínima corriente de fuga que mantenga la tensión de polarización por encima de la mínima tensión de polarización.

Con estos elementos dispuestos con la estructura descrita se dispone de un sistema de control adaptativo que responde a las variaciones del estado de funcionamiento del módulo, de manera que se garantiza permanentemente la retención de memoria y se disminuye al máximo la corriente de fuga, y consecuentemente, las pérdidas de potencia eléctrica.

Preferentemente, el conjunto de transistores comprende dos o más transistores nMOS y dos o más transistores pMOS, de manera que se pueden obtener, mediante la combinación de estados de los transistores, varias curvas características diferentes.

Ventajosamente, el conjunto de transistores comprende el mismo número de transistores nMOS que de transistores pMOS y aún más preferentemente, 4 transistores nMOS y 4 transistores pMOS, cantidades suficientes para disponer de suficientes curvas características para obtener una tensión de polarización óptima.

Más preferentemente, los transistores pMOS están dispuestos con el sustrato conectado a (V_S) y los transistores nMOS están dispuestos con el sustrato conectado a masa, de manera que las curvas características de dichos componentes se adaptan a las necesidades de control de la invención.

Finalmente, el conjunto de transistores comprende un interruptor de by-pass dispuesto en paralelo con los transistores controlado por dicho registro de control digital que permite conectar directamente el terminal V_S a masa.

Breve descripción de los dibujos

Para mejor comprensión de cuanto se ha expuesto se acompañan unos dibujos en los que, esquemáticamente y tan sólo a título de ejemplo no limitativo, se representan unos casos prácticos de realización.

La figura 1 es un diagrama de bloques funcionales de la invención.

La figura 2 representa las curvas características del módulo electrónico funcional y del conjunto de transistores en función de la tensión de masa virtual V_S.

La figura 3 es un diagrama de bloques funcionales de la invención según una realización preferida que comprende 4 transistores pMOS y 4 transistores nMOS.

La figura 4 es un gráfico en el que se representan las curvas características de un módulo electrónico funcional y del conjunto de transistores de la realización de la figura 3.

La figura 5 es una ampliación del gráfico de la figura 4 correspondiente a la zona de bajos valores de V_S.

Descripción de realizaciones preferidas

Según una realización preferida de la invención y tal como se ilustra en la figura 1, el dispositivo de control de la tensión de polarización V_DD-V_S de un módulo electrónico funcional 1 de la invención comprende:

El dispositivo de control de la tensión de polarización V_DD-V_S del módulo electrónico funcional 1 controla la tensión V_S utilizando una combinación de transistores pMOS 7 y nMOS 8 dispuestos en paralelo que se pueden controlar digitalmente por su tensión...

1. Dispositivo de control de la tensión de polarización (V_DD-V_S) de un módulo electrónico funcional (1) conectado entre un terminal de alimentación (V_DD) y la masa (20), teniendo dicho módulo electrónico funcional (1) una curva de carga y una mínima tensión de polarización de retención de memoria, caracterizado por el hecho de que comprende:

2. Dispositivo según la reivindicación 1, caracterizado por el hecho de que dicho conjunto de transistores (2) comprende dos o más transistores nMOS (7) y dos o más transistores pMOS (8).

3. Dispositivo según la reivindicación 2, caracterizado por el hecho de que dicho conjunto (2) comprende tantos transistores nMOS (7) como transistores pMOS (8).

4. Dispositivo según la reivindicación 1, caracterizado por el hecho de que dicho conjunto (2) comprende 4 transistores nMOS (7) y 4 transistores pMOS (8).

5. Dispositivo según la reivindicación 2, caracterizado por el hecho de que los transistores pMOS están dispuestos con el sustrato conectado a (V_S) y los transistores nMOS están dispuestos con el sustrato conectado a masa (20).

6. Dispositivo según la reivindicación 1, caracterizado por el hecho de que dicho conjunto de transistores comprende un interruptor de by-pass (21) dispuesto en paralelo con dichos transistores controlado por dicho registro de control digital (3).