ARQUITECTURA DE MEMORIA FLASH QUE IMPLEMENTA MULTIPLES BANCOS DE MEMORIA FLASH PROGRAMABLES SIMULTANEAMENTE, QUE SON COMPATIBLES CON UNA CENTRAL.

Un sistema de memoria flash (1001) que comprende una pluralidad de bancos de memoria separados y direccionables independientemente (1020,

1022, 1024, 1026), cada banco de memoria (1020, 1022, 1024, 1026) comprendiendo: a. una pluralidad de áreas de almacenamiento de datos no volátiles, direccionables independientemente y programables independientemente; b. un registro de datos RAM principal (1030, 1032, 1034, 1036); y c. un valor exclusivo del fabricante, incluyendo medios para cargar el valor exclusivo del fabricante en un paquete de datos de establecimiento de conexión (1100), tras la puesta en servicio, donde el sistema de memoria flash (1001) está configurado para funcionar selectivamente en un primer nuevo de almacenamiento de datos y en un segundo modo de almacenamiento de datos, en respuesta al valor exclusivo del fabricante, el primer modo de almacenamiento de datos siendo un modo por defecto, en el que un solo ciclo de programación acorde con el primer modo de almacenamiento de datos, comprende un almacenamiento de datos en un solo registro de datos RAM, para una programación en una sola página.

Tipo: Resumen de patente/invención.

Solicitante: LEXAR MEDIA, INC.

Nacionalidad solicitante: Estados Unidos de América.

Dirección: 47421 BAYSIDE PARKWAY,FREMONT, CA 94538.

Inventor/es: ESTAKHRI,PETRO.

Fecha de Publicación: .

Fecha Solicitud PCT: 17 de Mayo de 2001.

Fecha Concesión Europea: 19 de Septiembre de 2007.

Clasificación PCT:

  • G06F12/00 SECCION G — FISICA.G06 COMPUTO; CALCULO; CONTEO.G06F TRATAMIENTO DE DATOS DIGITALES ELECTRICOS (computadores en los que una parte del cálculo se efectúa hidráulica o neumáticamente G06D, ópticamente G06E; sistemas de computadores basados en modelos de cálculo específicos G06N). › Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (registro de la información en general G11).
  • G06F12/02 G06F […] › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (registro de la información en general G11). › Direccionamiento o asignación; Redireccionamiento (secuencia de dirección de programa G06F 9/00; disposiciones para seleccionar una dirección en una memoria digital G11C 8/00).
  • G06F12/06 G06F 12/00 […] › Direccionamiento de un bloque físico de posiciones, p. ej. por dirección de base, direccionamiento de módulos, extensión del espacio de dirección, especialización de memoria (G06F 12/08 tiene prioridad).
  • G06K19/07 G06 […] › G06K RECONOCIMIENTO DE DATOS; PRESENTACION DE DATOS; SOPORTES DE REGISTROS; MANIPULACION DE SOPORTES DE REGISTROS (impresión per se B41J, G01V). › G06K 19/00 Soportes de registro para utilización con máquinas y con al menos una parte prevista para soportar marcas digitales. › con chips de circuito integrado.
  • G11C16/02 G […] › G11 REGISTRO DE LA INFORMACION.G11C MEMORIAS ESTATICAS (registro de la información basado en un movimiento relativo entre el soporte de registro y el transductor G11B; dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/115; técnica del impulso en general H03K, p. ej. conmutadores electrónicos H03K 17/00). › G11C 16/00 Memorias de sólo lectura programables y borrables (G11C 14/00 tiene prioridad). › programables eléctricamente.
  • G11C16/20 G11C 16/00 […] › Inicialización; Preselección de datos; Identificación de "chip".
  • G11C16/32 G11C 16/00 […] › Circuitos de sincronización.
  • G11C8/12 G11C […] › G11C 8/00 Disposiciones para seleccionar una dirección en una memoria digital (circuitos auxiliares para memorias que utilizan dispositivos semiconductores G11C 11/4063, G11C 11/413, G11C 11/4193). › Circuitos de selección de grupo, p.ej. para la selección de un bloque de memoria, la selección de un circuito integrado, la selección de una red de celdas.

Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Liechtensein, Luxemburgo, Países Bajos, Suecia, Mónaco, Portugal, Irlanda, Eslovenia, Finlandia, Rumania, Chipre, Lituania, Letonia, Ex República Yugoslava de Macedonia, Albania.

  • Fb
  • Twitter
  • G+
  • 📞
  • Pinit
ARQUITECTURA DE MEMORIA FLASH QUE IMPLEMENTA MULTIPLES BANCOS DE MEMORIA FLASH PROGRAMABLES SIMULTANEAMENTE, QUE SON COMPATIBLES CON UNA CENTRAL.

Patentes similares o relacionadas:

Procesador digital de señales y método para direccionar una memoria en un procesador digital de señales, del 18 de Octubre de 2017, de MediaTek Sweden AB: Un procesador digital de señales que comprende al menos una unidad funcional, que puede ser una unidad de ejecución de vectores , o un acelerador, […]

Microprocesador o microcontrolador mejorados, del 15 de Abril de 2015, de MICROCHIP TECHNOLOGY INCORPORATED: Un dispositivo de procesador, en particular un microcontrolador o un microprocesador, que comprende: una memoria de datos de registros que comprende […]

Imagen de 'Procedimiento para direccionar una tarjeta de memoria, sistema…' Procedimiento para direccionar una tarjeta de memoria, sistema que utiliza una tarjeta de memoria, y tarjeta de memoria, del 20 de Noviembre de 2013, de Memory Technologies LLC: Tarjeta de memoria que comprende: varias posiciones de memoria (M1 a Mn) para almacenar datos, y almacenándose en dicha tarjeta de memoria por lo menos un […]

PROCEDIMIENTO Y SISTEMA PARA LA OCUPACION CONTINUA DE DIRECCIONES ENTRADA Y DE SALIDA DE UN SISTRMA DE CONTROL MODULAR., del 16 de Junio de 2007, de SIEMENS AKTIENGESELLSCHAFT: Procedimiento para el funcionamiento de un sistema de control modular con una unidad central (Z) provista con entradas (In) y/o salidas (Qn) y con una pluralidad de módulos […]

MEMORIA DIGITAL DIRECCIONABLE DE MANERA INEXACTA., del 16 de Marzo de 2007, de COGNISCIENCE LIMITED: Una configuración de memoria para su empleo en un sistema informático, constando la memoria de una pluralidad de decodificadores de dirección , a cada […]

AMPLIACION DE MEMORIA DE PROGRAMA PARA MICROPROCESADORES., del 16 de Marzo de 2007, de SCHENCK VIBRO GMBH: LA INVENCION SE REFIERE A LA AMPLIACION DE LA MEMORIA DE PROGRAMA PARA MICROPROCESADORES , CONECTADOS VIA BUS DE DIRECCIONES Y DATOS CON ELEMENTOS DE MEMORIA (3, […]

PROCEDIMIENTO PARA LA IDENTIFICACION DE UNA UNIDAD ELECTRONICA., del 1 de Marzo de 2007, de VALEO SCHALTER UND SENSOREN GMBH: Procedimiento para la identificación de por lo menos una unidad electrónica en un sistema electrónico, en el cual se emplea […]

SISTEMA DE BUS., del 16 de Septiembre de 2006, de VALEO SCHALTER UND SENSOREN GMBH: Componente de circuito electrónico (A, B, C, D) para la codificación de un usuario del bus (Xa, Xb, Xc, Xd, Xe, Xf, E) asignado a él de un sistema de bus, caracterizado […]

‹‹ SISTEMA PARA PANELES DE PUERTAS Y VENTANAS CON MARCO DE ALUMINIO

MAQUINA DE MECANIZADO DE MADERA QUE TRABAJA EN PASO CONTINUO CON UNIDAD DE MECANIZADO ››