Aparato de acceso a datos que usa un dispositivo de memoria.
Un aparato de acceso a datos que utiliza un dispositivo de memoria para mapear direcciones,
que comprende:
un dispositivo de memoria de 8 bits (100) que tiene una pluralidad de direcciones para que los datos se puedan leer o escribir; una unidad de división de datos (300) configurada para dividir datos de 24 bits,
una unidad de mapeo de direcciones (200) configurada para
asignar direcciones del dispositivo de memoria de 8 bits con las respectivas direcciones predeterminadas, una unidad de mapeo de datos (400) configurada para asignar segmentos de datos divididos por la unidad de división de datos con las respectivas direcciones predeterminadas, y
una unidad de control,
la unidad de división de datos (300) está configurada para dividir los datos de 24 bits en datos de 8 bits de orden superior, datos de 8 bits de orden medio y datos de 8 bits de orden inferior;
caracterizado por que
la unidad de mapeo de direcciones (200) está configurada para dividir las direcciones del dispositivo de memoria en la primera región, la segunda región y la tercera región que tienen direcciones consecutivas respectivamente, y para mapear la pluralidad de direcciones del dispositivo de memoria de 8 bits con las direcciones predeterminadas respectivas en las primera, segunda y tercera regiones de manera que se correspondan entre sí;
la unidad de mapeo de datos (400) está configurada para mapear los datos de 8 bits de orden superior con direcciones específicas predeterminadas en la primera región, los datos de 8 bits de orden medio con direcciones específicas predeterminadas en la segunda región y los datos de 8 bits de orden inferior con direcciones específicas predeterminadas en la tercera región, en donde las direcciones específicas predeterminadas en la primera a la tercera región están ubicadas en el mismo orden en las primera a tercera regiones, respectivamente, de modo que están separadas en un intervalo de direcciones predeterminado; y la unidad de control (500) está configurada para controlar el primer a tercer segmentos de datos de manera que el primer a tercer segmentos de datos se almacena en las direcciones del dispositivo de memoria de 8 bits mapeado con las respectivas direcciones específicas en las primera a tercera regiones.
Tipo: Patente Europea. Resumen de patente/invención. Número de Solicitud: E16172469.
Solicitante: LSIS Co., Ltd.
Nacionalidad solicitante: República de Corea.
Dirección: LS Tower, 127, LS-ro, Dongan-gu, Anyang-si Gyeonggi-do 14119 REPUBLICA DE COREA.
Inventor/es: PARK,TAE BUM.
Fecha de Publicación: .
Clasificación Internacional de Patentes:
- G06F12/04 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Direccionamiento de palabras de longitud variable o de partes de palabras.
- G06F12/06 G06F 12/00 […] › Direccionamiento de un bloque físico de posiciones, p. ej. por dirección de base, direccionamiento de módulos, extensión del espacio de direcciones, dedicación de memoria (G06F 12/08 tiene prioridad).
- G06F3/06 G06F […] › G06F 3/00 Disposiciones de entrada para la transferencia de datos destinados a ser procesados en una forma utilizable por el computador; Disposiciones de salida para la transferencia de datos desde la unidad de procesamiento a la unidad de salida, p. ej. disposiciones de interfaz. › Entrada digital a partir de, o salida digital hacia soportes de registro.
PDF original: ES-2751157_T3.pdf
Patentes similares o relacionadas:
Método y aparato para un acceso a memoria basado en hilos en un procesador multihilo, del 11 de Septiembre de 2019, de QUALCOMM INCORPORATED: Método para acceder a una memoria por un procesador multihilo , comprendiendo el método: determinar un identificador de hilo asociado a un […]
Uso de compresión de memoria para reducir la carga de compromiso de memoria, del 6 de Mayo de 2019, de Microsoft Technology Licensing, LLC: Un método de reducir una cantidad de compromiso de memoria para un programa en un dispositivo de cálculo , comprendiendo el método: determinar […]
Dispositivo de memoria híbrida con una única interfaz, del 23 de Enero de 2019, de Microsoft Technology Licensing, LLC: Un procedimiento que comprende: recibir, en un controlador , órdenes, direcciones y datos en un dispositivo de memoria mediante una interfaz definida asociada […]
Controlador de acceso a memoria, sistemas y procedimientos para optimizar los tiempos de acceso a memoria, del 9 de Enero de 2019, de QUALCOMM INCORPORATED: Un controlador de memoria , que comprende: un controlador configurado para acceder al menos a una ubicación de memoria correspondiente […]
Método y aparato de extensión de particiones, del 20 de Diciembre de 2017, de HUAWEI TECHNOLOGIES CO., LTD.: Un método de extensión de particiones, que comprende: adquirir un valor medio de cantidades de particiones en todos los nodos […]
Procedimiento y dispositivo de instalación de una aplicación MIFARE en una memoria MIFARE, del 20 de Diciembre de 2017, de IDEMIA France: Procedimiento de instalación de la aplicación MIFARE en una memoria MIFARE , estando la aplicación MIFARE de acuerdo con la norma ISO 14443A y memorizada en un […]
Procesador digital de señales y método para direccionar una memoria en un procesador digital de señales, del 18 de Octubre de 2017, de MediaTek Sweden AB: Un procesador digital de señales que comprende al menos una unidad funcional, que puede ser una unidad de ejecución de vectores , o un acelerador, […]
PROCEDIMIENTO DE IDENTIFICACIÓN DE LOS NODOS DE UNA RED INFORMATIVA EN UNA INSTALACIÓN DE CLIMATIZACIÓN DE VEHÍCULO AUTOMÓVIL, del 1 de Junio de 2011, de VALEO SYSTEMES THERMIQUES: Procedimiento de identificación de nodos (N1, N2, N3,... Nn) de red informativa en una instalación de climatización que comprende una pluralidad […]