SISTEMA DE BUS.

Componente de circuito electrónico (A, B, C, D) para la codificación de un usuario del bus (Xa,

Xb, Xc, Xd, Xe, Xf, E) asignado a él de un sistema de bus, caracterizado porque el componente de circuito (A, B, C, D) se puede unir en diferentes combinaciones de conexión con al menos dos líneas de conexión (P, G, S, S_a, S_b) conformadas como líneas de suministro (P, G) y/o líneas de señal (S, S_a, S_b), y porque el componente de circuito (A, B, C, D) contiene medios para reconocer la combinación de conexiones respectivas de las líneas de conexión (P, G, S, S_a, S_b) conectadas, y para codificar el usuario del bus (X, Xb, Xc, Xd, Xe, Xf, E) asignado a él en función de la combinación de conexiones reconocida.

Tipo: Resumen de patente/invención.

Solicitante: VALEO SCHALTER UND SENSOREN GMBH.

Nacionalidad solicitante: Alemania.

Dirección: STUTTGARTER STRASSE 119,74321 BIETIGHEIM-BISSINGEN.

Inventor/es: HOFFSOMMER, KLAUS.

Fecha de Publicación: 16 de Septiembre de 2006.

Fecha Concesión Europea: 12 de Abril de 2006.

Clasificación Internacional de Patentes:

G06F12/06 FISICA. › G06 CALCULO; CONTEO. › G06F PROCESAMIENTO ELECTRICO DE DATOS DIGITALES (sistemas de computadores basados en modelos de cálculo específicos G06N). › G06F 12/00 Acceso, direccionamiento o asignación en sistemas o arquitecturas de memoria (entrada digital a partir de, o salida digital hacia soportes de registro, p. ej. hacia unidades de almacenamiento de disco G06F 3/06). › Direccionamiento de un bloque físico de posiciones, p. ej. por dirección de base, direccionamiento de módulos, extensión del espacio de direcciones, dedicación de memoria (G06F 12/08 tiene prioridad).
H04L12/40 ELECTRICIDAD. › H04 TECNICA DE LAS COMUNICACIONES ELECTRICAS. › H04L TRANSMISION DE INFORMACION DIGITAL, p. ej. COMUNICACION TELEGRAFICA (disposiciones comunes a las comunicaciones telegráficas y telefónicas H04M). › H04L 12/00 Redes de datos de conmutación (interconexión o transferencia de información o de otras señales entre memorias, dispositivos de entrada/salida o unidades de tratamiento G06F 13/00). › Redes de bus de línea.

Patentes similares o relacionadas:

Método y aparato para un acceso a memoria basado en hilos en un procesador multihilo, del 11 de Septiembre de 2019, de QUALCOMM INCORPORATED: Método para acceder a una memoria por un procesador multihilo , comprendiendo el método: determinar un identificador de hilo asociado a un […]

Aparato de acceso a datos que usa un dispositivo de memoria, del 31 de Julio de 2019, de LSIS Co., Ltd: Un aparato de acceso a datos que utiliza un dispositivo de memoria para mapear direcciones, que comprende: un dispositivo de memoria de 8 bits que tiene una […]

Uso de compresión de memoria para reducir la carga de compromiso de memoria, del 6 de Mayo de 2019, de Microsoft Technology Licensing, LLC: Un método de reducir una cantidad de compromiso de memoria para un programa en un dispositivo de cálculo , comprendiendo el método: determinar […]

Dispositivo de memoria híbrida con una única interfaz, del 23 de Enero de 2019, de Microsoft Technology Licensing, LLC: Un procedimiento que comprende: recibir, en un controlador , órdenes, direcciones y datos en un dispositivo de memoria mediante una interfaz definida asociada […]

Controlador de acceso a memoria, sistemas y procedimientos para optimizar los tiempos de acceso a memoria, del 9 de Enero de 2019, de QUALCOMM INCORPORATED: Un controlador de memoria , que comprende: un controlador configurado para acceder al menos a una ubicación de memoria correspondiente […]

Método y aparato de extensión de particiones, del 20 de Diciembre de 2017, de HUAWEI TECHNOLOGIES CO., LTD.: Un método de extensión de particiones, que comprende: adquirir un valor medio de cantidades de particiones en todos los nodos […]

Procedimiento y dispositivo de instalación de una aplicación MIFARE en una memoria MIFARE, del 20 de Diciembre de 2017, de IDEMIA France: Procedimiento de instalación de la aplicación MIFARE en una memoria MIFARE , estando la aplicación MIFARE de acuerdo con la norma ISO 14443A y memorizada en un […]

Procesador digital de señales y método para direccionar una memoria en un procesador digital de señales, del 18 de Octubre de 2017, de MediaTek Sweden AB: Un procesador digital de señales que comprende al menos una unidad funcional, que puede ser una unidad de ejecución de vectores , o un acelerador, […]