DISPOSICION DE CIRCUITO CON TRAYECTORIA DE BARRIDO DESACTIVABLE.
Disposición de circuito con un número de bloques funcionales (FB1.
.. FBn), donde cada uno de los bloques funcionales está conectado con al menos uno de los otros bloques funcionales y al menos una cantidad parcial de estas comunicaciones está realizada a través de un elemento de bloqueo (SFF1... SFFm) respectivo, que se puede conmutar a través de un conducto de activación (activar barrido) desde el modo normal al modo de prueba y que presenta otra entrada de datos y otra salida de datos y estas otras entradas y salidas de datos están conectadas entre sí por medio de secciones de la línea de datos (DL1... DLI), de tal forma que los elementos de bloqueo (SFF1... SFFm) forman un registro de corredera que realiza una trayectoria de barrido, caracterizada porque a lo largo de la línea de activación (activar barrido) y/o de las secciones de la línea de datos (DL1... FLI) está dispuesto al menos un elemento de seguridad (SE) programable eléctricamente, que o bien interrumpe la línea respectiva o la conecta con un potencial definido.
Tipo: Resumen de patente/invención.
Solicitante: INFINEON TECHNOLOGIES AG.
Nacionalidad solicitante: Alemania.
Dirección: ST.-MARTIN-STRASSE 53,81669 MUNCHEN.
Inventor/es: SMOLA, MICHAEL, PALM, HERBERT, WALLSTAB, STEFAN.
Fecha de Publicación: .
Fecha Solicitud PCT: 28 de Septiembre de 1999.
Fecha Concesión Europea: 12 de Marzo de 2003.
Clasificación Internacional de Patentes:
- G01R31/3185 FISICA. › G01 METROLOGIA; ENSAYOS. › G01R MEDIDA DE VARIABLES ELECTRICAS; MEDIDA DE VARIABLES MAGNETICAS (indicación de la sintonización de circuitos resonantes H03J 3/12). › G01R 31/00 Dispositivos para ensayo de propiedades eléctricas; Dispositivos para la localización de fallos eléctricos; Disposiciones para el ensayo eléctrico caracterizadas por lo que se está ensayando, no previstos en otro lugar (ensayo o medida de dispositivos semiconductores o de estado sólido, durante la fabricación H01L 21/66; ensayo de los sistemas de transmisión por líneas H04B 3/46). › Reconfiguración para los ensayos, p. ej. LSSD, divisiones.
Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Liechtensein, Luxemburgo, Países Bajos, Suecia, Mónaco, Portugal, Irlanda, Finlandia, Chipre, Oficina Europea de Patentes.
Patentes similares o relacionadas:
Dispositivo de protección contra fallas en circuitos de árbol de reloj, del 10 de Febrero de 2016, de Winbond Electronics Corp: Un circuito integrado "CI", que comprende:
Un circuito de árbol de reloj configurado para distribuir una señal de reloj en el circuito […]
Aparato y procedimiento de control de la modificación dinámica de una trayectoria de exploración, del 16 de Julio de 2014, de ALCATEL LUCENT: Un aparato de sistema en chip , que comprende:
una trayectoria de exploración de prueba que comprende una pluralidad de componentes […]
DISPOSITIVO Y PROCEDIMIENTO PARA CREAR UNA FIRMA., del 16 de Noviembre de 2006, de SIEMENS AKTIENGESELLSCHAFT: Dispositivo para crear una firma, en donde se ha previsto una cantidad precalculada de registros de desplazamiento , en los que se depositan […]
SISTEMA Y PROCEDIMIENTO PARA PPREPROGRAMAR LA MEMORIA DE UN DISPOSITIVO ELECTRONICO., del 16 de Julio de 2006, de QUALCOMM INCORPORATED: Procedimiento para programar en paralelo la memoria de un dispositivo electrónico con un código de prueba y un código de sistema antes de […]
SISTEMA DIGITAL Y METODO DE DETECCION DE ERRORES DEL MISMO., del 1 de Junio de 2006, de KONINKLIJKE PHILIPS ELECTRONICS N.V.: Sistema digital para procesar un vector (VEn_p) digital de entrada, que comprende p bits (E1, E2, ..., Ep), para proporcionar un vector (VSa_q) digital […]
METODO PARA ALMACENAR PROPIEDADES DE REGISTRO EN UNA ESTRUCTURA DE DATOS Y ESTRUCTURA DE DATOS RELACIONADA., del 1 de Junio de 2006, de ALCATEL: Método para almacenar propiedades de registro de un dispositivo hardware (ASIC1, ASIC2, ASIC3, ASIC4) que tiene memoria heterogénea, en una estructura de datos, estando […]
PROCEDIMIENTO DE PRUEBA DE RADIOFRECUENCIA SIN HILOS DE CIRCUITOS INTEGRADOS Y OBLEAS., del 16 de Marzo de 2006, de THE GOVERNORS OF THE UNIVERSITY OF ALBERTA: Aparato para probar un circuito integrado sobre una oblea que comprende: a) un circuito de prueba formado sobre la oblea con el circuito […]
DISPOSICION PARA VERIFICACION JTAG., del 16 de Septiembre de 2005, de PATRIA FINAVITEC OY: Un sistema de verificación JTAG que comprende un equipo de prueba JTAG (TS) y un dispositivo en fase de prueba (DUT) compatible con el JTAG dispuesto para formar una conexión […]