SISTEMA DIGITAL Y METODO DE DETECCION DE ERRORES DEL MISMO.
Sistema (1) digital para procesar un vector (VEn_p) digital de entrada,
que comprende p bits (E1, E2, ..., Ep), para proporcionar un vector (VSa_q) digital de salida, que comprende q bits (S1, S2, ..., Sq), comprendiendo el sistema (1) digital: - un primer terminal (101) de entrada para recibir el vector (VEn_p) digital de entrada, - un primer terminal (102) de salida para transmitir el vector (VSa_q) digital de salida, - una unidad (100) digital de procesamiento acoplada al primer terminal (101) de entrada para procesar el vector (VEn_p) digital de entrada para generar el vector digital de salida por medio de una función digital de transferencia dirigida (FDTD), comprendiendo la unidad (100) digital de procesamiento además un Módulo (110) bajo prueba que tiene un segundo terminal (105) de entrada acoplado al primer terminal (101) de entrada y un segundo terminal (103) de salida para proporcionar un vector (T) digital deseado que tiene r bits (T1, T2, ..., Tr) en respuesta al vector (VEn_p) digital de entrada, - un Generador (200) de paridades reales que tiene un tercer terminal de entrada acoplado al segundo terminal (103) de salida para proporcionar, en un tercer terminal (201) de salida, una señal (PR) de paridad real que representa la paridad del vector (T) digital deseado, - un comparador (400) que tiene un cuarto terminal de entrada acoplado al tercer terminal (201) de salida y un quinto terminal de entrada acoplado a un sexto terminal (301) de salida, que implementa una comparación digital entre la señal (PR) de paridad real y otra señal (CP) de paridad y que proporciona una señal (ED) de salida en un séptimo terminal (401) de salida que indica si la señal (PR) de paridad real es igual a la otra señal (CP) de paridad.
Tipo: Resumen de patente/invención.
Solicitante: KONINKLIJKE PHILIPS ELECTRONICS N.V..
Nacionalidad solicitante: Países Bajos.
Dirección: GROENEWOUDSEWEG 1,5621 BA.
Inventor/es: KLEIHORST, RICHARD, P., DENISSEN, ADRIANUS, J., M., NIEUWLAND, ANDRE, K., BENSCHOP, NICO, F.
Fecha de Publicación: .
Fecha Solicitud PCT: 30 de Mayo de 2002.
Clasificación Internacional de Patentes:
- G01R31/3185 FISICA. › G01 METROLOGIA; ENSAYOS. › G01R MEDIDA DE VARIABLES ELECTRICAS; MEDIDA DE VARIABLES MAGNETICAS (indicación de la sintonización de circuitos resonantes H03J 3/12). › G01R 31/00 Dispositivos para ensayo de propiedades eléctricas; Dispositivos para la localización de fallos eléctricos; Disposiciones para el ensayo eléctrico caracterizadas por lo que se está ensayando, no previstos en otro lugar (ensayo o medida de dispositivos semiconductores o de estado sólido, durante la fabricación H01L 21/66; ensayo de los sistemas de transmisión por líneas H04B 3/46). › Reconfiguración para los ensayos, p. ej. LSSD, divisiones.
Países PCT: Austria, Bélgica, Suiza, Alemania, Dinamarca, España, Francia, Reino Unido, Grecia, Italia, Liechtensein, Luxemburgo, Países Bajos, Suecia, Mónaco, Portugal, Irlanda, Eslovenia, Finlandia, Rumania, Chipre, Oficina Europea de Patentes, Lituania, Letonia, Ex República Yugoslava de Macedonia, Albania, Armenia, Azerbayán, Bielorusia, Ghana, Gambia, Kenya, Kirguistán, Kazajstán, Lesotho, República del Moldova, Malawi, Mozambique, Federación de Rusia, Sudán, Sierra Leona, Tayikistán, Turkmenistán, República Unida de Tanzania, Uganda, Zimbabwe, Burkina Faso, Benin, República Centroafricana, Congo, Costa de Marfil, Camerún, Gabón, Guinea, Malí, Mauritania, Niger, Senegal, Chad, Togo, Zambia, Organización Regional Africana de la Propiedad Industrial, Swazilandia, Guinea-Bissau, Guinea Ecuatorial, Organización Africana de la Propiedad Intelectual, Organización Eurasiática de Patentes.
Patentes similares o relacionadas:
Dispositivo de protección contra fallas en circuitos de árbol de reloj, del 10 de Febrero de 2016, de Winbond Electronics Corp: Un circuito integrado "CI", que comprende:
Un circuito de árbol de reloj configurado para distribuir una señal de reloj en el circuito […]
Aparato y procedimiento de control de la modificación dinámica de una trayectoria de exploración, del 16 de Julio de 2014, de ALCATEL LUCENT: Un aparato de sistema en chip , que comprende:
una trayectoria de exploración de prueba que comprende una pluralidad de componentes […]
DISPOSITIVO Y PROCEDIMIENTO PARA CREAR UNA FIRMA., del 16 de Noviembre de 2006, de SIEMENS AKTIENGESELLSCHAFT: Dispositivo para crear una firma, en donde se ha previsto una cantidad precalculada de registros de desplazamiento , en los que se depositan […]
SISTEMA Y PROCEDIMIENTO PARA PPREPROGRAMAR LA MEMORIA DE UN DISPOSITIVO ELECTRONICO., del 16 de Julio de 2006, de QUALCOMM INCORPORATED: Procedimiento para programar en paralelo la memoria de un dispositivo electrónico con un código de prueba y un código de sistema antes de […]
METODO PARA ALMACENAR PROPIEDADES DE REGISTRO EN UNA ESTRUCTURA DE DATOS Y ESTRUCTURA DE DATOS RELACIONADA., del 1 de Junio de 2006, de ALCATEL: Método para almacenar propiedades de registro de un dispositivo hardware (ASIC1, ASIC2, ASIC3, ASIC4) que tiene memoria heterogénea, en una estructura de datos, estando […]
PROCEDIMIENTO DE PRUEBA DE RADIOFRECUENCIA SIN HILOS DE CIRCUITOS INTEGRADOS Y OBLEAS., del 16 de Marzo de 2006, de THE GOVERNORS OF THE UNIVERSITY OF ALBERTA: Aparato para probar un circuito integrado sobre una oblea que comprende: a) un circuito de prueba formado sobre la oblea con el circuito […]
DISPOSICION PARA VERIFICACION JTAG., del 16 de Septiembre de 2005, de PATRIA FINAVITEC OY: Un sistema de verificación JTAG que comprende un equipo de prueba JTAG (TS) y un dispositivo en fase de prueba (DUT) compatible con el JTAG dispuesto para formar una conexión […]
COMPOSICIONES DE TRAZAS DE DATOS PARA UN CIRCUITO INTEGRADO DE MEMORIAS MULTIPLES, del 1 de Marzo de 2009, de QUALCOMM INCORPORATED: Un circuito integrado que comprende: una pluralidad de memorias (126a, 126b); y un módulo de traza operativo para formar paquetes de trazas de datos, […]